



**Appunti universitari**

**Tesi di laurea**

**Cartoleria e cancelleria**

**Stampa file e fotocopie**

**Print on demand**

**Rilegature**

**NUMERO: 2083A -**

**ANNO: 2018**

# **A P P U N T I**

**STUDENTE: Massara Andrea**

**MATERIA: Elettronica dei sistemi digitali - prof. Zambon**

Il presente lavoro nasce dall'impegno dell'autore ed è distribuito in accordo con il Centro Appunti.


Tutti i diritti sono riservati. È vietata qualsiasi riproduzione, copia totale o parziale, dei contenuti inseriti nel presente volume, ivi inclusa la memorizzazione, rielaborazione, diffusione o distribuzione dei contenuti stessi mediante qualunque supporto magnetico o cartaceo, piattaforma tecnologica o rete telematica, senza previa autorizzazione scritta dell'autore.

**ATTENZIONE: QUESTI APPUNTI SONO FATTI DA STUDENTIE NON SONO STATI VISIONATI DAL DOCENTE.  
IL NOME DEL PROFESSORE, SERVE SOLO PER IDENTIFICARE IL CORSO.**

# CAPITOLO 1 - DIGITAL DESIGN

## VARIABILI E FUNZIONI

• AND



$$X_1 \cdot X_2$$

• OR





$$X_1 + X_2$$

• NOT



• Circuiti combinatori vs sequenziali



Queste sono forme generali di circuiti logici combinatori e sequenziali!

Le mie funzioni circuitari possono essere espresse mediante tavole di verità e vedere dove ho gli '1': infatti posso esprimere  $f(\dots)$  come sommatoria dei mintermi che creano '1' nella tavola di verità (copertura degli '1') in alternativa copro gli '0' con i maxterm

$$f(x_1, x_2, x_3) = \sum m(1, 4, 5, 6)$$


$$f'(x_1, x_2, x_3) = \sum m(0, 2, 3, 7)$$

$$f(x_1, x_2, x_3) = M_0 \cdot M_2 \cdot M_3 \cdot M_7$$



0	0 0 0	0
1	0 0 1	1
2	0 1 0	0
3	0 1 1	0
4	1 0 0	1
5	1 0 1	1
6	1 1 0	1
7	1 1 1	0

Ho pertanto 2 modi equivalenti di progettare:

• SOMMA DI PRODOTTI




• PRODOTTO DI SOMME




Corre in aiuto il teorema di De Morgan secondo cui:

1°)



$$\overline{X_1 \cdot X_2} = \overline{X_1} + \overline{X_2}$$

2°)



$$\overline{X_1 + X_2} = \overline{X_1} \cdot \overline{X_2}$$

## CAPITOLO 2 - VHDL: BASIC PRINCIPLES (COMBINATIONAL) 2

- IEEE 1164 - STD\_LOGIC data type
  - 0 tensione low
  - 1 HIGH
  - Z alta impedenza
  - - don't care
  - L o' debole } se c'è qualcosa che gli fa cambiare idea, quello
  - H l' debole } vince
  - U caso di uninitialized (FF in cui non ho scritto)
  - X caso di conflitto forte
  - W " " " debole

Non ho + solo 0 e 1!!!

- Regole:
  - il VHDL è case insensitive
  - "--" indica un commento
  - i nomi devono essere composti da codici alfanumerici e con underscore. Devono iniziare con una lettera e non terminare con underscore.

### Dichiarazione SIGNAL:

`SIGNAL signal-name: signal-type;`

~> devo mettere le due parti di ritornelle!

esempi:

- INTEGER

`signal w: integer;`

- SIGNED & UNSIGNED (CA2)

`signal y: signed (> downto 0);`

~> usare use ieee.numeric\_std.all

- ENUMERATED (usate nelle macchine a stati)

`TYPE STATE_TYPE IS (A,B,C);`  
`SIGNAL Y: STATE_TYPE;`

### Dichiarazione CONSTANT:

`CONSTANT name: type := value`

### Memorie e file:

le memorie le compongo come combinazione di array:

- 1) TYPE word is STD\_LOGIC\_VECTOR (is downto 0);
- 2) TYPE over-type is ARRAY (0 to 31) of word;
- 3) SIGNAL MEM\_A: over-type;

### Modulità segnali:

- IN: ingresso
- OUT: uscita (uscita <=)
- INOUT: segnale usato come in e come out da altri
- BUFFER: lo pilota io ma il valore di uscita lo uso internamente nella stessa entity!

Come fatto prima devo compattare la scrittura:

```
Y <= CONV_STD-LOGIC_VECTOR(2** (TO_INTEGER(S)), 8);
```

# da convertire # bit su cui scrivere  
 Prendo S, lo converto in INT. Lo elevo a potenza ottenendo il numero da riconvertire in STD-LOGIC-VECTOR su 8 bit  
 l'uscita convertita

NOTA: quando scrivo VHDL per mandarlo a un sintetizzatore è inutile definire ritardi temporali perché il CAD funziona con i blocchi base che ha. L'espressione "after gate-delay" non è letta dal sintetizzatore che non costruisce il circuito con porte aventi quel delay.

NOTA: non conta + l'ordine come in C! Le operazioni sono eseguite tutte in concomitanza.

L'approccio che si usa è GERARCHICO, non FLAT:

il modo è creare i COMPONENT ~>

```
COMPONENT Mux101
PORT ( w0, w1, w2, w3 : IN STD-LOGIC;
      s : IN STD-LOGIC-VECTOR (1 DOWNTO 0);
      f : OUT STD-LOGIC);
END COMPONENT
```

} parte dichiarativa

! Il port map fa un'associazione puntuale, ossia mette i segnali nell'ordine della dichiarazione!!!  
 L'alternativa è quella per nomi, cioè, nell'esempio del Mux101:

```
Mux101 PORT MAP
(w0 => w(0), w1 => w(1), w2 => w(2) ...
```

```
BEGIN
Mux1: Mux101 PORT MAP
(w(0), w(1), w(2), w(3), s(1 DOWNTO 0), m(0));
Mux4: Mux101 PORT MAP
(w(4), w(5), w(6), w(7), s(1 DOWNTO 0), m(3));
Mux5: Mux101 PORT MAP
(m(0), m(1), m(2), m(3), s(3 DOWNTO 2), f);
```

} parte esecutiva di collegamento

Ne guadagno in leggibilità e nel fatto che l'ordine d'inserimento non conta +!

Ma di fatto come lavora il simulatore VHDL dopo che ho scritto tutto ciò?

La modalità è detta EVENT DRIVEN: lavora evento per evento e ricalcola le uscite ogni qual volta che qualcuno tocca i suoi ingressi in modo che le uscite cambino. I processi che si rimette a dormire. Se poi il time delay è alto a lui non frega perché il tempo di simulazione non dipende dal tempo simulato, bensì dal solo # di eventi analizzati dal simulatore.

↳ Va avanti evento per evento!!! È evidente che in assenza di eventi lui dorme!!

• Ritardi nelle porte

INERZIALE: se arriva un impulso + piccolo del tempo di propagazione, tale impulso viene conato

TRANSPORT: serve per modellizzare linee che trasportano senza gate

DELTA: output = input after K ms

tutti gli impulsi di input che hanno durata < di K ms vengono filtrati. Altrimenti ci trova in uscita ritardati di K ms.

Se nella scrittura VHDL non scrivo lo statement per il delay NON È VERO CHE il ritardo è nullo. Il sintetizzatore ne mette uno infinitesimo K con K → 0+. Impone dunque il + piccolo ritardo possibile in modo da non mettere le variazioni degli ingressi in contemporanea. Il simulatore sposta del minimo tempo il tutto per garantire la consecutività temporale degli eventi.

4

Finora si sono visti metodi di sintesi che partono dalla tabella di verità.

È possibile sintetizzare un circuito partendo dall'equazione booleana e non partendo dalla tavola? Sì e si viene in aiuto il teorema di espansione di Shannon:

∀ funzione booleana  $f$ :

$$f(w_1, w_2, \dots, w_n) = w_1' \cdot f(0, w_2, \dots, w_n) + w_1 \cdot f(1, w_2, \dots, w_n)$$


$$= w_1' \cdot w_2' \cdot f(0, 0, \dots, w_n) + w_1 \cdot w_2 \cdot f(1, 1, \dots, w_n) + w_1' \cdot w_2 \cdot f(0, 1, \dots, w_n) + w_1 \cdot w_2' \cdot f(1, 0, \dots, w_n)$$

Riduco la funzione di un spazio di completezza ogni volta che lo applico e procedendo così arrivo a ottenere un'espressione di  $f$  decomponibile con sole somme di prodotti  $\rightarrow$  MUX

ES:  $f = \bar{w}_1 \bar{w}_2 + w_1 w_2 + w_1 w_3$  usando solo MUX a 1 bit  $\rightarrow$  LUT  $\Rightarrow$  2 di select (né scelpo 2)

$$f = \bar{w}_1 \bar{w}_2 \underbrace{f(\bar{w}_1, \bar{w}_2)}_{w_3} + \bar{w}_1 w_2 \underbrace{f(\bar{w}_1, w_2)}_{w_3} + w_1 \bar{w}_2 \underbrace{f(w_1, \bar{w}_2)}_{w_3} + w_1 w_2 \underbrace{f(w_1, w_2)}_{1+w_3=1}$$

$$= \bar{w}_1 \bar{w}_2 w_3 + \bar{w}_1 w_2 w_3 + w_1 \bar{w}_2 w_3 + w_1 w_2$$



**LUT:**

Abbiamo detto che nella sintesi con il MUX mette a relazione gli ingressi (non tutti per forza) e dipende da come '1' e '0' in base al valore della funzione su quella riga. È immagine di non sapere che cosa un MUX, bensì una scatola nera all'interno della quale posso completare la tabella che sintetizza la funzione. Risultato: sintetizzo qualsiasi funzione  $f$  con gli ingressi da  $k_0$ .

ES:  $f = w_1 \cdot f(1, w_2, w_3, w_4) + \bar{w}_1 \cdot f(0, w_2, w_3, w_4)$

Le realizzazioni dei cofattori  $f$  la LUT che in tal caso sarà su 3 bit.

ES:  $f = \bar{s}_1 \bar{s}_0 w_0 + \bar{s}_1 s_0 w_1 + s_1 \bar{s}_0 w_2 + s_1 s_0 w_3$  con solo LUT a 4 vie.

avendo solo 4 input a disposizione parto dall'inizio e riempio i 4 spazi  $\rightarrow$   $s_1, s_0, w_0$  e procedo al secondo, che ha i medesimi meno  $w_0$ , aggiungo  $w_1$ . Gli altri termini hanno altri input ma non avendo + spazio devo fermarmi.


Faccio la prima LUT che chiamo  $g$  e che ha  $s_0, s_1, w_0, w_1$  come in:

$$g = \bar{s}_1 \bar{s}_0 w_0 + \bar{s}_1 s_0 w_1$$

Analogamente creo  $h$ :

$$h = s_1 \bar{s}_0 w_2 + s_1 s_0 w_3$$

Ne uso una terza per mettere insieme  $g$  e  $h$ !! Sarà sottodimensionata e due ingressi  $R_i$  metto come voglio perché non mi interessano.



Ma da cosa nasce?


nasce dalla configurazione "altra" in fase di commutazione.  
 La copertura con Karnaugh crea due implicanti separati e la commutazione fa sì che ci si sposti da un implicante all'altro. Se nel mezzo mancano altre configurazioni nasce l'idea.

Come lo realizza?

aggiungo ridondanza, ossia un terzo implicante che garantisce che durante la commutazione un implicante su 3 resti fuori a 1. Assicurazione

## CAPITOLO 4: PROGRAMMABLE CIRCUIT LOGIC

Matteone Box è il WIRED OR: realizza la funzione OR a partire da una linea condivisa




Forza un '1' sul gate di un Mos, questo si chiude e la Rd si scarica portando OUT a 0.

Basta che uno tra A e B faccia ciò.

Ho creato la funzione NOR ( $\Rightarrow \neg$ )  $\sim$   $OUT = \overline{A+B}$


2) e se complemento l'uscita? crea la OR



Funzione OR ( $\Rightarrow \vee$ ):

$$OUT = A+B$$

3) e se complemento gli ingressi?



L'uscita sta a 1 quando entrambi gli ingressi sono alti in modo da non chiudere i mos.

Ho creato la funzione AND ( $\Rightarrow \wedge$ ):

$$OUT = A \cdot B$$


Se ad una NOR (che è una AND con ingressi negati per De Morgan) nego gli ingressi, ecco che ho una AND!

Dato che il mos di C non è collegato alla linea di collegamento di C, ecco che C non compare come variabile della funzione logica.

Attraverso la condivisione di una linea realizzo le funzioni OR e AND (e complementi)

Idea: se potessi decidere quali ingressi mettere, quali collegare e quali complementare lo decido quale funzione logica creare.

Le matrici di commutazione fanno questo: mettono ogni ingresso diritto e complementato all'ingresso, poi un bloccetto (spiegato dopo) fa sì che il source del Mos va a massa o se il Mos si interdice



l'interuttore, opportunamente collegato ad una tensione di controllo, onicava o no la partecipazione di quell'ingresso nella funzione.

Ma come realizzo l'interuttore? si sterava la PLA!

METODO ARCAICO) Metallato e metalizzato sul silicio. Il costruttore programma ma è evidente che i costi sono alti perché lui deve fare una maschera apposita. Se fa una maschera comune i costi calano, ma sono alti se mi serve una sola scheda. l'ovvio di allora era zero

METODO ANNI 80) L'interuttore è fatto dal fusibile che ha un metallo tale che quando mette sulla linea un tensore tale da garantire corrente che bruci il fusibile lo ottengo l'isolamento del transistor. Altrimenti no.

La macchina di programmazione con operazioni a tappeto decide chi vive e chi muore.

Nella PLA il costruttore fissa le uscite e non c'è modo di cambiare a valle il sistema. Pagato in velocità  
 posso realizzare blocchi + completi ripartendo dietro le uscite

Dato che con i blocchi combinatori non faccio nulla posso pensare di moltiplicare le uscite a dei FF in modo da memorizzare dei bit ottenuti programmando.

! Vorrei ulteriormente rendere + flessibile la PLA posso pensare di aggiungere un stadio di EXOR a fondo del primo OR e così ottengo un ulteriore miglioramento: programmo le inversioni in uscita dunque faccio il OR delle uscite come somme di prodotti e uscite come prodotti di somme.

ES SLIDES:  $AB + \overline{A}\overline{B} = A \oplus B = A \oplus B$  Ho creato un XOR!!

Come realizzo fisicamente i piani AND e OR della PLA?

Generalmente si costituiscono i piani a partire dal wired OR che garantisce la funzione NOR ~> PLA NOR-NOR

In fatti, io posso creare + funzione logiche con sole NOR a patto che questa sia esprimibile come POS.

Se il è + canonici e si è + affini alla modalità SOP allora uso le OR e dunque in uscita al piano NOR metto gli invertori. Vedi vedere gli schemi f.

Di fatto nella pratica uso il piano NOR come matrice del wired OR, cioè condordo + linee collegate alle R<sub>pu</sub> e tutte alla Vcc. Le linee del piano NOR della AND sono le uscite del primo piano NOR ma magari per il eccesso, dunque coloro che alimentano i gate dei MOS del II piano NOR, fatto identicamente.

Facciamo un'evoluzione della tecnologia: CPLD, complex programmable logic device


Metto insieme tanti blocchi nella logica PLA, rendendo sempre + completo e flessibile la capacità di sintesi della circuiteria

Ma, unico problema è che rendendo + completa la tecnologia i fili devono fisicamente essere lunghi, dunque tempi di propagazione lunghi!! Il cochiere riceve l'avviso di fermata e fermano dopo quella richiesta! INACCETTABILE.

Ammettiamo di partire via la struttura WIRED OR e cerchiamo una logica di programmazione + efficiente a parità di completezza!

Si usano MUX e LUT; sotto in via piccola memoria  $\phi$  e 1 e programmando opportunamente i bit di selezione uso tutte le funzioni che voglio. Il vantaggio è che i tempi di ritardo sono drasticamente.

Il blocco logico fondamentale diventa un LUT che fa + funzione (mi frega di NOR, AND, ecc), vai al FF se vuoi memoria e al MUX per la scelta.




Metto tanti di questi oggetti per creare un matrice che realizza + funzione combinatoria/sequenziale. Ecco che la programmazione è fatta come PGA (programmable gate array) e dato che programmo sul campo (scrivo in memoria senza programmare) nascono le FPGA

Field programmable gate array

Il VHDL fa tutto questo senza dare turbe.

Come collego i vari blocchi nella FPGA? devo programmare le interconnessioni;




Posso collegare tutti con tutti a meno che non ci siano + canali disponibili. A quel punto non posso passare da lì e devo scegliere altre vie (sono utili le switch box)

Le strutture di oggi mirano pertanto ad aumentare le connessioni, non i gate!! Quello è l'obiettivo




Un modo alternativo di fare il FA è quello di combinare degli Half-adder per creare i segnali di PROPAGATE e GENERATE e poi il FA:



$$C_{i+1} = C_i \cdot P_i + G_i$$

$P_i$  = propaga il carry in sul carry out perché almeno un input è a '1'  
 $G_i$  = genera il carry out a prescindere dal carry in perché entrambi gli input sono a '1'


Posso dunque creare sommatrici binari:



! STESSO PARALLELISMO FRA A, B ed S

**RIPPLE CARRY ADDER**

Rimbalzo il carry out dello stadio precedente come carry in dello stadio successivo



esempio di A·3 come A+A+A (vedi parallelismo):

- posso usare 2 FA e fare A+A+A  $\rightarrow$  2 FA
- posso fare (A·2)+A dove A·2 è un shift verso sx di una posizione e metto uno 0 nella posizione meno significativa. Poi torno ancora A  $\rightarrow$  1 FA

**(B) Sottrazione**

$\begin{array}{r} 1001 \\ - 0111 \\ \hline 0010 \end{array}$	$\begin{array}{r} 9 - \\ - 7 = \\ \hline 2 \quad \text{OK} \end{array}$	$\begin{array}{r} 1002 \\ - 0100 \\ \hline 0101 \end{array}$	$\begin{array}{r} 4 - \\ - 7 = \\ \hline 13 \quad \text{NO} \end{array}$
--	---	--	--

Cosa c'è che non va?

4-7=-3!! Il fatto che c'è un prestito di un 1 che arriva da destra dove me lo segno come "-" e poi torno 2<sup>m</sup> al # che ritengo.

Quindi se A-B<0 io devo mettere un - e poi dopo scrivere A-B+2<sup>m</sup>

$\begin{array}{r} 0100 \\ - 0111 \\ \hline -1101 \end{array}$	$\begin{array}{r} 0100 \\ + 0000 \\ \hline 0100 \\ - 0000 \\ \hline -0000 \\ + 0000 \\ \hline 0100 \\ - 0000 \\ \hline -0000 \end{array}$
---	---

Operare in binario implementando ciò con i FA è una cogata fella!

Si opera + facilmente usando i complementi!

**B • INTERI SIGNED**

Per evitare confusioni con i segni nella sottrazione unsigned, introduco una notazione che contempli già i segni:

$$S \ a_{m-1} \dots a_2 a_1 a_0$$

$S=0$  numero +  
 $S=1$  " -

• Codifica modulo e segno:



• Codifica in CA2

il primo bit dà il segno e pesa con peso  $2^{m-1}$

Nessuna indeterminazioni di codifica:

M&S:  $0000 + \phi$   
 $1000 - \phi$

CA2:  $0000 + \phi$   
 $1000 - 8$


vado da  $2^{m-1}$  a  $-2^{m-1}$   
 (SINMETRIA)

vado da  $2^{m-1}$  a  $-2^m$  ~> Tolotta è un limite  
 (ASIMMETRIA)

Si usa nel mondo somma e sottrazione in CA2 e non in M&S → il motivo è che sia per somme che per sottrazioni si usa lo stesso normalizzatore già visto.

**A** Somma:

faccio la somma come nulla fosse semplicemente includendo i bit di segno



se il risultato ha segno diverso dal segno dei due addendi (che avevano segno uguale) allora c'è stato OVF

REGOLA PER VEDERE SE C'È OVF IN ADDIZIONI SIGNED

**B** Sottrazione:

complemento il numero che sottraggo e seguo le regole dell'addizione

esempi di somma:

$$5 + 2 = 7$$

$$\begin{array}{r} 0101 + \\ 0010 = \\ \hline 0111 \end{array}$$

OK

$$-5 + 2 = -3$$

$$\begin{array}{r} 1011 + \\ 0010 = \\ \hline 1101 \end{array}$$

OK

$$5 - 2 = 3$$

$$\begin{array}{r} 0101 - \\ 0010 = \\ \hline 0101 \end{array}$$

$$-5 - 2 = -7$$

$$\begin{array}{r} 1011 - \\ 0010 = \\ \hline 1001 \end{array}$$

$$\begin{array}{r} 0101 + \\ 1110 = \\ \hline 0011 \end{array}$$

OK  
 lo ignoro perché  $5 > 2$

$$\begin{array}{r} 0101 + \\ 0110 = \\ \hline 0001 \end{array}$$

OK  
 lo ignoro perché  $5 > 2$


quando segno di A = segno di B ~> segno del risultato = ~> NO OVF

**OVERFLOW DETECTION**

Poi esercizi nei:


- Somma numeri con stesso segno
- Sottrazione " con ≠ segno (è una somma con stesso segno)

Analizziamo casi corretti:



$C_N$  e  $C_{N-1}$  sono uguali.

Analizziamo casi corretti:



$C_N$  e  $C_{N-1}$  sono ≠.

In definitiva vedo l'overflow se:

$$OVF = C_N \oplus C_{N-1}$$

In alternativa posso lavorare direttamente sui bit di segno perché vale:


$$\text{segno\_sum} = C_{N-1} \oplus \text{segno\_A} \oplus \text{segno\_B}$$

duque:

$$C_{N-1} = \text{segno\_sum} \oplus \text{segno\_A} \oplus \text{segno\_B}$$

$$OVF = \text{segno\_sum} \oplus \text{segno\_A} \oplus \text{segno\_B} \oplus C_{out} = C_m$$

**PACKAGE NUMERIC\_STD**



⑤ LOOKAHEAD ADDER

L'idea è che posso esprimere il carry di ogni punto della mia catena di somme come funzione Booleana (SOP) di propagate e generate dei pin precedenti.

$$\begin{aligned}
 C_{i+1} &= g_i + p_i C_i \\
 &= g_i + p_i (g_{i-1} + p_{i-1} C_{i-1}) \\
 &= \dots \\
 &= g_i + p_i g_{i-1} + p_i p_{i-1} C_{i-1} + \dots + p_i p_{i-1} \dots p_2 p_1 g_0 + p_i p_{i-1} \dots p_2 p_1 C_0
 \end{aligned}$$

In definitiva esprimo il carry-out di ogni posizione di adder con 2 livelli di logica (OR e AND).

Si ok, ma magari la OR ha 37 ingressi ~ è lenta

Per ovviare a ciò si divide in blocchi e l'obiettivo del look ahead è quello di calcolare i carry con il minimo # possibile di passaggi da parte logiche evitando porte con troppi ingressi!!!

ALTRE OPERAZIONI MATEMATICHE

Il punto del design By contraction ~> rombo via ciò che di fatto nel circuito non serve avere. Dal questo controllo se la parte presenti effettivamente servono o no. Riduco la complessità e semplifico la leggibilità del circuito.

Ecco che nel sottocaso di fare un incrementatore (A+1) parto da un FA su 3 bit (A è su 3 bit) e cerco ad avere 1 INVERTER + 1 AND + 2 XOR => ridotto

• SOMMA/SOTTRAZIONE PER NUMERO FISSO

$$\begin{aligned}
 \text{Uso design By contraction} &\sim A+1 & A-1 \\
 &B-1 & B+1
 \end{aligned}$$

• MOLTIPLICAZIONE/DIVISIONE PER NUMERO POTENZA DI DUE (2<sup>m</sup>)

oppo uno shift

UNSIGNED {  
 MOLTIPLICAZIONE ~> sposto di m posizioni verso dx e accado '0' a valle  
 DIVISIONE ~> sposto di m posizioni verso dx e metto davanti '0' a monte

• MOLTIPLICAZIONE PER COSTANTE

$$(b_3 b_2 b_1 b_0) \cdot (101)$$

Parto da dx ~> B · (- - 1) è come forza B


B · (- 0 -) è come forza 0 =>

B · (1 - -) è come forza B · 4 (shift 2 verso dx)

Somma m righe e trovo



Basta un sommatore!



**FLOATING-POINT NUMBERS**

Compongono di una mantissa e di un esponente

SINGOLA PRECISIONE ~>	S	E	M	32 bit totali
	1 bit	8 bit di esp.	23 bit di mantissa	
DOPPIA PRECISIONE ~>	S	E	M	64 bit totali
	1 bit	11 bit di esp.	52 bit di mantissa	

Il calcolatore come spezza il numero?

$$\text{valore} = \pm 1 \cdot M \cdot 2^{E-127}$$

per la singola precisione

$$\text{valore} = \pm 1 \cdot M \cdot 2^{E-1023}$$

per la doppia precisione


I vantaggi rispetto alla logica fixed point sono molti a partire dalla dinamica del segnale che viene allungata molto; gli svantaggi è che le operazioni in floating point sono + lente perché devo fare normalizzazioni.



Se ho tempo uso la floating e guadagno in dinamica  
 Se voglio essere 10 volte + veloce di Matlab, C, C++ uso la fixed perché devo vincere in velocità

2°) Dal momento che non ho eliminato la condizione proibita ( $clk=1, s=1, r=1$ ) noto che  $Q$  è forzato ad un valore opposto a  $\bar{Q}$  solo quando  $s=r=1$ !

Ecco che alluco unisco i due ingressi e metto un inverter. Ora posso solo avere  $s=1$  e  $r=0$  o viceversa




clk	D	Q(t+1)
0	X	Q(t)
1	1	1
1	0	0

Ho creato il FF di tipo D.

SR LATCH  $\rightsquigarrow$  GATED SR LATCH  $\rightsquigarrow$  FLIP FLOP di tipo D!

Questo è un elemento così detto LEVEL SENSITIVE perché opera in base ad un segnale di livello (clk) (Si indica con un rettangolo).

Lo sviluppo del FF è il FLIP FLOP MASTER SLAVE EDGE TRIGGERED



$clk = '1'$   $\rightsquigarrow$  sistema in memoria perché il master è trasparente e lo slave in memoria; dunque li mantiene il dato che c'era nel ciclo precedente

$clk = '0'$   $\rightsquigarrow$  master in memoria e slave trasparente. Sono in grado di avere in uscita l'ultimo dato prima della chiusura dei transistori ( $Q = Qm$ )

Ho creato un oggetto che fotografa l'input in un istante prima del fronte di discesa del clk e lo memorizza per un intero ciclo di clock, finché non scatta nuovamente la foto.

Siamo arrivati al FF che vogliamo:



POSITIVE EDGE TRIGGERED      NEGATIVE EDGE TRIGGERED

- ! EDGE TRIGGERED  $\rightsquigarrow$  lavora sulla sola commutazione
- ! LEVEL SENSITIVE  $\rightsquigarrow$  " lavora tutto il tempo per cui un segnale è alto/basso!

Nel fare la foto vanno rispettati i tempi di "mena a fuoco":

devo garantire che l'input non cambi in concomitanza con il clock, ma che si rispettino certi tempi



In modo analogo posso poi mettere due segnali di PRESET e CLEAR senza pensare dal clk!!

Posso farlo anche in modo analogo mettendo in AND il clear e il dato D.

6) Timing diagram

Quando c'è evoluzione temporale della macchina. Ogni segnale subisce variazioni che si mantengono tali per un tempo determinato e le uscite devono assolutamente mantenersi per multipli dei colpi di clock. Questo perché la macchina è di Moore, dunque le uscite sono dipendenti dallo stato e lo stato cambia in corrispondenza del clock, perciò le uscite non possono cambiare + volte in un clock o a metà clock.

Nella macchina di Mealy, da usare solo se sulla cima del grafico, le uscite dipendono anche dagli ingressi che sto ricevendo → le uscite sono + reattive (unico vantaggio di Mealy) perché rispondono colpi di clock. La sintesi è identica a quella di Moore.

Oltre al vantaggio della velocità quali sono gli vantaggi? Certo, a partire dal fatto che ogni output dell'input non lo posso trovare in uscita! Inoltre una grossa differenza tra Moore e Mealy è che per Moore gli ingressi sono fisicamente scollegati dalle uscite perché c'è una buccina di FF; per Mealy invece c'è un bypass degli ingressi che finiscono a pleature le uscite con reti combinatorie.

Entrando ora + nel dettaglio:

cosa cambia se metto come elemento con memoria un FF piuttosto che un latch?

il latch per un certo tempo resta trasparente e se la macchina deve fare la foto nell'istante in cui lui è trasparente perché c'è ad esempio un percorso veloce + di quanto previsto, il rischio è quello di finire in stati incoerenti non consentibili e magari la macchina si muove.

esempio contraddittori


con il flip-flop invece questo non succede perché fino al colpo di clock successivo la foto non viene fatta. Quindi finché il circuito è lento non passa il triangolo e la macchina non cambia stato.

⇒ Nelle FSM usiamo solo FF e non LATCH per memorizzare le variabili di stato!

Diventano dunque fondamentali i parametri temporali dei nostri oggetti!!

- $t_{setup}$
- $t_{hold}$
- $t_w$ : tempo dell'impulso di clock → oltre un certo tot il FF non vede l'impulso del clock
- $t_{px}$ : propagation delay → tempo dopo cui cambia l'uscita dall'arrivo del clock

Da tempi di azione del sistema è derivabile la massima frequenza di funzionamento del circuito. Dunque io, se voglio calcolarsela devo sommare i tempi del circuito:




- $t_{pd, comb}$ : tempo della logica combinatoria. Presto il + lento (>0)
- $t_{clk}$ : quando arriva alla foto può succedere che arriva esattamente con un  $t_{setup}$  di anticipo (max ottimizzazione) oppure che arriva con + anticipo e sta fermo. Quello è lo slack

$$t_{TOT} = t_{pd, FF} + \max(t_{pd, comb}) + t_{clk} + t_{setup} \rightarrow \text{Questo tempo limita } f_{max}$$

Quello però non è un circuito sincrono  $\rightarrow$  i clock non sono gli stessi e le uscite cambiano una in catena all'altra  $\Rightarrow$  possono insorgere errori di conteggio causa la propagazione dei dati e magari avere dei missing code in uscita! Ho limitazioni sulla  $f_{max}$  perché il  $\Delta t_{pi}$  la fa perdere!

Non può sincronizzare le uscite?

**SYNCHRONOUS COUNTER**




0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

- $Q_0$  cambia sempre  $\sim T_0 = '1'$
- $Q_1$  cambia quando  $Q_0$  è 1  $\sim T_1 = Q_0$
- $Q_2$  " " "  $Q_0$  è 1 e  $Q_1$  è 1  $\sim T_2 = Q_0 \cdot Q_1$
- e così via

Problemi: costi hardware  
tempi di propagazione crescenti al crescere del numero dei bit di conta  $\sim$  porte AND a  $n$  ingressi!!

Al mio contatore posso aggiungere funzionalità quali:

- $CNT\_EN \rightarrow$  segnale che abilita il conteggio altrimenti mantiene il conto che aveva
- $TC \rightarrow$  segnale che va a '1' quando è stato raggiunto il numero massimo di conta; dopodiché torna a zero
- $CNT\_LD \rightarrow$  abilita la conta da un numero che voglio io



Ma è possibile lavorare con un contatore non modulo potenza di 2? Sì, con un trucco!!

esempio: MODULO 6



Trucco: carico con il load la configurazione di massimo modulo in reazione le uscite con rete combinatoria  $\rightarrow$  quando c'è 101 il LD si attiva e lui carica il dato 000  
Ho una uscita di reset sincrono!

Volevo mettere il reset sincrono non conto modulo 6, bensì 3 perché se scatta una rete combinatoria appena scivolo a 5 questa immediatamente manda a  $\phi$ . Ecco che a cinque ci serviva per pochissimo, poi superato  $\rightarrow$  NON BENE



## CAPITOLO 7: VHDL SEQUENTIAL ASSIGNMENT STATEMENTS

15

```

[process-label:]
PROCESS [(signal-name)]
  [VARIABLE declarations]
BEGIN
  [simple signal assignment statements]
  [variable assignment statements]
  [IF statements]
  [CASE " ]
  [LOOP " ]
END PROCESS
    
```

~> vediamo ora una alla volta cosa posso mettere dentro il process

! il process esegue tutte le istruzioni nello'ordine in cui sono messe!!!

### IF STATEMENT

```

IF --- THEN
  statement
ELSIF ---
  statement
:
:
ELSE
  statement
END IF
    
```

### CASE STATEMENT

```

CASE --- IS
  WHEN constant-value
    statement
  WHEN constant-value =>
    statement
  WHEN OTHERS =>
    statement
END CASE
    
```

importante la freccia al contrario =>

### LOOP STATEMENT

```

FOR variable-name IN range LOOP
  statement
END LOOP

oppure

WHILE boolean-expression LOOP
  statement
END LOOP
    
```

NB: i ogni segnale dovrebbe essere pilotato da un solo process! Ricordare per esame Non fare due processi che pilotano lo stesso segnale d'uscita: vuol dire mettere in corto le uscite dei due processi



NB: se voglio descrivere processi combinatori pure i segnali della sensitivity devono presentarsi tutti i segnali nella parte dx degli assignments e anche nella condizioni (IF, CASE...)

NB: inoltre, per i combinatori, nel caso di utilizzo di statement IF, ELSIF e ELSE devo sempre avere la condizione soddisfatta su tutti i rami della condizione.

NB: il process fa le assegnazioni procedendo a tempo fissa! Ecco che l'ordine di scrittura è fondamentale perché se faccio + assegnazioni all'uscita X vorrò tutte le altre meno l'ultima che sarà la sovrastruttura delle precedenti.

### PROCESSI CLOCKATI

```

IF clk'event and clk = '1' THEN
  :
  :
END IF
    
```

~> è il modo con cui il sintetizzatore capisce che deve operare su un fronte del clock che dunque avrà un segnale della sensitivity list

Ogni segnale usato sotto il controllo di processi clockati che lavora sul fronte del clock causa l'innescio di un flip-flop

NB: i segnali esterni, come ad esempi set/reset asincroni in un counter, devono comparire nella sensitivity list

Nel caso di avere che debba essere asincroni invece nella sensitivity list non comparono ovviamente perché il process è svegliato dal clock, non da loro. Saremmo dopo la dicitura clk'event ecc. ecc.

NB: sulla riga del clk'event NON DEVO METTERE ALTRO SINO RISCHIO CHE IL FRONTA DI SALITA/DIScesa non venga riconosciuto.

**BUFFER TRISTATE**



Se En-Buffer è attivo il dato in ingresso è copiato in uscita, altrimenti si va in alta impedenza che nel package std\_logic è indicato con 'Z'

VHDL:

```
Sig_out <= Local-Data WHEN En-buffer = '1' ELSE
    (others => 'Z');
```

Se avessi + Buffer tristate che pilotano la stessa uscita:

```
Out-bus <= In1-bus when En1 = '1' ELSE
    (others => 'Z');
```

```
Out-bus <= In2-bus when En2 = '1' ELSE
    (others => 'Z');
```

unico caso possibile di 2 processi # che pilotano la stessa uscita. Non voglio conflitti ovviamente

Se ci sono però 2 driver sulla stessa linea di fatto un conflitto c'è sempre; il VHDL risolve comunque questi conflitti con il package std\_logic (# dal std\_ulogic che non risolve i conflitti). Quindi avere std\_logic mi permette di risolvere i conflitti; unresolved  
I punti del VHDL sono std\_logic perché si accorgono di avere meno driver sulla stessa linea, però nella pratica si usano sempre gli std\_logic!!!

Resolution Function: std\_logic & resolved()

Resolving values for std\_logic types:


	U	X	0	1	Z	W	L	H	-
U	U	X	0	1	Z	W	L	H	-
X	X	X	X	X	X	X	X	X	X
0	U	X	0	0	0	0	0	0	X
1	U	X	X	1	1	1	1	1	X
Z	U	X	0	1	Z	W	L	H	X
W	U	X	0	1	W	W	W	W	X
L	U	X	0	1	L	W	L	W	X
H	U	X	0	1	H	W	W	H	X
-	U	X	X	X	X	X	X	X	X

Pairwise resolution of signal values from multiple drivers  
Resolution operation must be associative

**IMPLIED MEMORY**

Se nella descrizione di un processo nel quale uso anche dei condizionali (if) non metto degli else + condizionale possibile dell'impedenza, il simulatore reagisce infondendo un elemento di memoria, tipo latch. Questa è la condizione di implied memory.

**GENERIC**



Teoricamente 2 oggetti # hanno 2 entity diverse. Se qualcuno vuole il registro a 32 bit lo devo rifare.

Il generic mi aiuta proprio a non dover rifare tutto, ma attraverso l'uso di un parametro personalizzabile, rende tutta la descrizione uguale, per fare il 32 bit anziché il 5. Basta cambiare il valore di N. Sono dunque elementi che parametrizzano il sistema.

```
ENTITY XOR2 IS
    GENERIC (gate-delay: time := 2 ns);
    PORT (
        I1: IN;
        I2: IN;
        O: OUT;
    );
END ENTITY XOR2;

ARCHITECTURE Behaviour OF XOR2 IS
    BEGIN
        O <= (I1 XOR I2) AFTER GATE-DELAY;
    END ARCHITECTURE Behaviour;
```

```
ARCHITECTURE generic_delay OF xor2 IS
    COMPONENT XOR2
        GENERIC (gate-delay: time);
        PORT (
            I1: IN;
            I2: IN;
            O: OUT;
        );
    END COMPONENT;


    COMPONENT AND2
        GENERIC (gate-delay: time);
        PORT (
            I1: IN;
            I2: IN;
            O: OUT;
        );
    END COMPONENT;

    BEGIN
        EXT1: XOR2 GENERIC MAP (gate-delay => 6 ns)
            PORT MAP (---);
        AND1: AND2 GENERIC MAP (gate-delay => 4 ns)
            PORT MAP (---);
    END ARCHITECTURE generic_delay;
```


**PACKAGE**

19

Metto insieme procedure, funzioni, valori di costanti note => un package descritto è molto utile dunque se devo personalizzarmi pezzi per me ~> ogni modifica si propaga su tutta la logica!!  
 Infine i package li metto nelle librerie che richiamo con i comandi "USE"



**BASIC INPUT/OUTPUT**



\* il confronto tra le due uscite mi dice se la realizzazione in HD comba da con quella in SOFTWARE!

Come posso però a livello VHDL leggere e scrivere sul e dal file?

- \* TYPE text IS FILE of string; ↪ consigliato perché guadagna in leggibilità
- \* TYPE integerFileType IS FILE of integers;

Con il package TEXTIO accedo alle modalità di lettura e scrittura del file ~> accedo al file attraverso una lettura linea per linea (non tutto insieme). Lettura e scrittura avvengono perciò in 2 tempi:

- read e write preparano la linea acquiscono come preparative!
- readline e writeline effettuo il comando di lettura e scrittura di quanto preparato!

**EXAMPLE: USE OF THE TEXTIO PACKAGE**

```

use STD.Textio.all;
entity formatted_io is -- this entity is empty
end formatted_io;

architecture behavioral of formatted_io is
begin

process is
file outfile :text; -- declare the file to be a text file
variable fstatus :File_open_status;
variable count : integer := 5;
variable value : bit_vector(3 downto 0) := X"6";
variable buf : line; -- buffer to file
begin
file_open(fstatus, outfile, "myfile.txt",
write_mode); -- open the file for writing


L1: write(buf, "This is an example of
formatted I/O");
L2: writeline(outfile, buf); -- write buffer to file
L3: write(buf, "The First Parameter is =");
L4: write(buf, count);
L5: write(buf, ");
L6: write(buf, "The Second Parameter is = ");
L7: write(buf, value);
L8: writeline(outfile, buf);
L9: write(buf, "...and so on");
L10: writeline(outfile, buf);
L11: file_close(outfile); -- flush the buffer to the file
wait;
end process;

end architecture behavioral;
    
```

This is an example of formatted IO  
 The First Parameter is = 5 The Second Parameter is = 0110  
 ...and so on

Allora come progetto la macchina a stati finiti, che realizza la control unit, in VHDL?

- Dal pseudogramma scivolo sino alle porte che sintetizzo (da sapere ma lungo e poco usato)
- uso la potenza del VHDL!



- 1) Definizione degli stati che la macchina può assumere con il tipo dato ENUMERATE!  
 è come se dicessi i nomi dei pulviscoli  
 il tipo che definisco può assumere solo quei valori, uno dei quali deve essere sempre uno stato di RESET.  
 Può essere utile anche un IDLE  
 Così facendo qualcosa che nel momento in cui aggiungo uno stato non devo rifare la codifica ma basta dire che c'è anche D oltre ad A, B e C.
- 2) Un processo che faccia lo state updating e quindi dica in funzione di dove sono dove vado a finire (generalmente sequenziale)
- 3) Un processo che calcola le uscite in funzione del PS (generalmente combinatorio)

State updating:

generalmente è implementato con un case perché da valore a un'uscita in base ai valori di altri segnali.  
 Faccio un WHEN  $\forall$  stato con i gli eventuali IF omidati

- NON DIMENTICARE!**
- Anche se ho messo tutte le condizioni su tutti gli stati è buona norma mettere un WHEN OTHERS per mandare la macchina in stati noti e sicuri in caso ci si finisca!
- Golden rules:
- usare un reset asincrono e dargli uno stato dedicato
  - usare gli statement case/when
  - usare un when others finale

output evaluation:

devo creare una rete combinatoria in cui dico stato per stato quanto valgono le uscite!  
 Per evitare l'impfenza di latch devo mettere l'uscita  $\forall$  STATO annunciata

- NON + COMBINATORIO
- Aggiungere anche qui il WHEN OTHERS altrimenti saliti problemi!!
- default output assignment!**
- Una cosa utile per evitare mille righe di codice è creare o mettere i valori di default delle uscite prima del case. Tale valore di default è il valore per cui l'uscita non deve fare nulla. Nel case metto solo quando era combia, ecco che guadagno molte righe!!

Riassumendo, cosa serve nella sintesi di un FSM?

- una variabile per il NS
- " " " " PS
- un clock
- un segnale di reset
- la conoscenza degli stati e delle loro evoluzioni sulle uscite

# CAPITOLO 8: COMPLEX FSM

## STATE ASSIGNMENT PROBLEM

Il sintetizzatore come codifica gli stati?

① Vai avanti in sequenza  $\leftarrow$  + lenta

La fa direttamente il sintetizzatore secondo il suo criterio

Svantaggio: cambio locazione / toglie stati / aggiunge stati: tutto da rifare!

② Codifica di Gray:  $\leftarrow$  velocità media

cambia un bit alla volta dato così meno complessità al circuito a parità di FF



③ Codifica one-hot:  $\leftarrow$  Ra + veloce

È ridondante  $\Rightarrow$   $\forall$  stato ho un FF che è attivo solo se sono in quello stato!

inque solo un FF è a '1', gli altri a '0' e quell'unico uno si sposta fra i vari FF che rappresentano i vari stati!

È evidentemente + costosa (unico elemento negativo)

i collegamenti tra i vari FF però come li faccio? questo direttamente il pulso programma



e così gli altri

per le uscite il discorso è analogo:

$$R = Y + Z$$

$$a = Y$$

⋮

$$A = X$$

! Ho fatto tutto senza conoscere Karnaugh!!!

Non è evidentemente una soluzione ottimale a livello di FF ma va molto veloce!  
 Ci guadagniamo in semplicità nel fare i collegamenti e che abbiamo complessità base (solo porte AND, OR, XOR).

Oggi giorno quale tecnica di codifica scegliere è richiesto dal sintetizzatore direttamente con un menu a tendina solitamente!

## STATE MINIMIZATION

Lo facciamo ai matematici!!!

Primi operativi:

1) Devo avere chiaro cosa fare

Moltiplicazione di bit  $m \times m$ , devo shiftare  $n$  volte  $m-1$  volte e poi sommare ogni  $m$  codici ottenuti ad ogni passo, ottenendo così un risultato su  $2m$  bit

2) Scrivo uno pseudo-codice

Rappresentazione (no rules) in una forma informatica di quell'algoritmo a parole

```


P = 0;
for i = 0 to m-1 do
  if b(i) = 1 then
    P = P + A;
  end if
  left-shift A;
end for;
    
```

-- inizializzo P  
-- itero m volte  
-- solo se b(i) = 1 fa qualcosa  
-- shifto A

3) Definizione delle variabili di usare


Devo memorizzare A  
Devo memorizzare B  
" " " P

4) Quali sono input e output del mio circuito?




5) Definizione degli operatori da utilizzare

- Guardando lo pseudo codice ho sicuramente bisogno di un sommatore
- Serve uno shift register per spostare A



5.1) Quali funzionalità hanno i vari registri?

- A  $\rightarrow$  LOAD  
SHIFT A SX
- P  $\rightarrow$  LOAD  
RESET



Quale meglio per P? è uguale! La i) per i tempi; la ii) per la completezza del registro P

Gli elementi cercati sono quelli che la FSM (control unit) deve fornire e deve pilotare. Quelli non quelli che la CU riceve per decidere.



7

Dunque possiamo a fine la control unit ASM:

La macchina parte quando ha i dati (attendo un segnale di START). Avviate, evolve. Attendo dunque un segnale di fine (attendo un DONE). Dopo di che dovrei essere pronto per l'elaborazione successiva che comincia con un nuovo start!



Modo esterno → 1 → parti

Dispositivo → 2 → ho finito


Modo esterno → 3 → ok, ho capito che hai finito, tolgo i dati


Dispositivo → 4 → mi fermo, quando vuoi ci sono

Questi pun vanno rispettati per avere una sincronizzazione tra modo esterno e dispositivo.

La mia ASM start avrà pertanto:

- va zona di START
- un core
- va zona di DONE








Poni operativi:

1) Aver chiaro cosa fare

Per ogni Bit di A, partendo dal + significativo, lo attacco al resto e confronto il numero uscente con B. Se  $B \geq$  resto salvo uno 0, altrimenti se  $B <$  resto salvo 1.  
 Non avendo un blocco base che confronti numeri faccio  $R-B$  e vedo se esce positivo (salvo a) o negativo (salvo 0).  
 Se la differenza è positiva faccio la differenza e poi riscivo tutto dentro R, operazione che lo già fatto per verificare che l'uscita sia positiva.

Come vedo però se  $R-B$  è  $\geq 0$ ?



devo fare  $R-B \rightsquigarrow$  complemento B e lo sommo a R:

$$R + 2^m - B = 2^m + (R - B) = R + (2^m - B)$$

se piro dal via ignoro un carry-out = 1, altrimenti no.



$$R - B > 0 \rightsquigarrow R > B \rightsquigarrow 2^m + (R - B) > 2^m \rightsquigarrow \text{carry-out} = '1'$$

$$R - B < 0 \rightsquigarrow R < B \rightsquigarrow 2^m + (R - B) < 2^m \rightsquigarrow \text{carry-out} = '0'$$

È proprio carry-out il segnale che cerco  $\rightarrow$  in base al suo valore la FSM saprà se mettere 0 o 1 nel quoziente.

2) Pseudo codice


```

R = 0;
for i = 0 to m-1 do
    left shift (RHA); -- vuol dire shift il MSB di A e attacco al LSB di R (dunque attacco a dx)
    if R >= B then
        R = R - B;
        qi = 1;
    else
        qi = 0;
    endif;
end for;
end for;
    
```

3) Variabili da usare

- Memorizzo A
- " B
- " R
- " Q


4) IN e OUT del circuito



5) Operandi da usare

- Sottrattore (preso dal sommatore)
- Registra i Q è un left-shift
- B è un registro normale
- A è un left-shift
- R " " " "
- Contatore!


8 Asm control



9 VHDL

10 TIMING

! Ho 4 numeri su m bit la somma su quanti bit viene?



Volendo forse i pezzi

$\log_2(\text{termini-sommati})$

# CAPITOLO 10 : MEMORY

## DEFINIZIONI

Memoria: collezione di celle di memoria tenute insieme da circuiti che prelevano e possono scrivere la info

• Com è organizzata?


A vetture; dove ogni elemento del vettore racchiude una cella. Il parallelismo della memoria è questo è grande questo xoffale (bit + locazione).  
Questa locazione è scelta dall'indirizzo

• Random Access Memory (RAM): posso accedere in qualunque momento a qualunque locazione della memoria

• Elementi: bit  
byte (8 bit)  
word (collezione di byte)

• Operazioni: scrittura  
lettura

• Gerarchia delle memorie:



Perché non posso avere un processore che abbia la totalità della memoria di memoria a disposizione? I motivi sono 2:

- Limite fisico  $\rightarrow$  non ci sta! Area!
- Limite temporale  $\rightarrow$  i tempi di accesso dell'hard disk sono ordini di grandezza maggiori ai tempi richiesti dal datapath

Ecco l'obiettivo della gerarchia di memoria:

fare vedere al processore i Tb con i tempi accesso del datapath  
(ENORMI) (MINUSCOLI)

Il principio che regola tutto ciò è IL PRINCIPIO DI LOCALITÀ ricordo chi non serve avere sempre tutti i dati disponibili ma poiché l'utente è abitudinario + o - usa sempre gli stessi.

ESEMPIO BIRRA: prendo una birra dal frigo e quando vado perso ci sia perché qualcuno l'ha morsa lì. Non posso avere 20 birre in frigo quindi magari lì me lo 2 frische e il resto della zona nella dispensa. Stata sticamente nella dispensa molto più che bere; se odio la zanzara è inutile che la riempio di zanzara.

Em qui il register file è il frigo e la cache di I livello è la dispensa che rimpiazza il frigo.

Dopo che a forza di prendere la dispensa si vuota e cosa faccio? vado al mini market e la prendo il minimarket non serve solo me, ma anche altri; quindi deve avere una capacità e una versatilità maggiore della cache I livello. Il mini è la cache di II livello che si rifornisce dalla RAM (permercato) e una volta dalla hard disk (grossista).

Non penso che era dal register file la memoria aumentano di dimensione e di struttura soprattutto perché devono avere i bacini da cui + utenti attingono dati  $\neq$ .

3b) Serie di matrici un sull'altra; dunque ho 3 indirizzi:

Parla di blocchi non è tridimensionale!

- □ □ □ □ □
- □ No

- BLOCCO INDIRIZZO
  - RIGA INDIRIZZO
  - COLONNA "
- } decodifica a 3 livelli!


Vantaggio: • sono tante le matrici → ingombrante + piccola → + veloci  
 • quando ne uso una le altre possono dormire → consumo meno

LE MEMORIE ATUALI SONO ORGANIZZATE COSÌ!



Il blocco è suddiviso → i percorsi sono suddivisi → tempi molto minori rispetto a

• Block diagram




$BIT\ INDIRIZZO = \lceil \log_2(\text{localit\one}) \rceil$

~ memoria da 1Kbyte → 10bit  
 1Mbyte → 20bit  
 1Gbyte → 30bit

chip select: se molto schema a blocchi di sopra è evidente che devo sapere quale memoria lavori! Il segnale che sveglia quella che serve è il chip select

• Operazioni di memoria:


- esempio guardando così!!
- READ: operazione che legge un valore memorizzato ~> - piazza un indirizzo valido nella linea indirizzi - aspetta che il dato fatto arrivare stabile
  - WRITE: operazione che scrive un dato nella memoria ~> - piazza un indirizzo valido nella linea indirizzi e fornisce il dato da memorizzare - attende l'ok del sistema



! Dato il tempo di accesso alla memoria che non è nullo, io devo mantenere attivo CS e il dato finché la memoria necessita di finire l'esecuzione. questi tempi sono involuti per memorie on-die e sono contati in colpi di clock per quella operazione.

Moltiplica le bit lines e crei una struttura matriciale: con due decoder poi selezioni word line e bit line e raggiungi la cella desiderata.

Da notare che tra una memoria RAM 16x1 e 8x2 e 4x4:




Il funzionamento è parallelo dove ogni cella legge o scrive un bit per volta!

Allungando la struttura crei memoria + spazio!

② DRAM

La SRAM ha comunque bisogno di 6 transistor. Non posso farla con meno così da aumentare la capacità?

Certo, uso un condensatore per memorizzare e un transistor come interuttore per caricarlo e scaricarlo



~> 1T + 1C! Sfrutto l'area e massimizzo la capacità!

Ecco che anche il MoS fa da rubinetto e il condensatore da bacinella che può o no, a seconda del rubinetto ricevere e l'acqua dell'acquedotto (sistema)

↳ scrittura: piloto la bit line e giro il rubinetto

↳ lettura: non piloto la bit line ma sto a sentire cosa succede (vedo se le tensioni in contenitore scendono o se salgono nell'acquedotto) usando il sense amplifier

Ma in fase di lettura la situazione è critica perché quando traverso cariche del contenitore all'acquedotto io ho completamente dimenticato se prima era pieno o vuoto. Ho perso il dato => STRUTTURA DISTRUTTIVA  
Per evitare ciò vado a pilotare il sistema in modo che ripristini lo stato pre-lettura => LETTURA NON DISTRUTTIVA

Idealmente ci siamo ma: il condensatore un po' perde il rubinetto si apre/chiude a vuoto } Non mi piace una memoria che nel tempo perde informazioni!

I tempi di perdita attuali dei condensatori è della decina dei ms!

Come si fa? Come con i bambini!! Dimentichi le cose? Te le ricordo e ti rinfresco!

REFRESH: da fare prima che la cella perda l'info. Se quando leggo io ripristino il dato per non creare lettura distruttiva, di fatto l'operazione di lettura sta giù avendo da rinfresco.  
Tutto ok ma 2 domande:


① Quanto tempo per tutto il rinfresco?

una volta su mille la memoria è rinfrescabile xk chiusa per lavoro!!

Se ho una memoria a matrice che lavora sulla word line moltiplico il rinfresco cella per il numero di celle: 1Mbit ~> 10<sup>6</sup> celle · 60 ns = 60 μs che è 1/1000 del tempo di permanenza della memoria (~60 ms)!!

**ROM**

Devo solo mantenere la memoria e il dato immagazzinato!



Vantaggio: il dato è scritto nel silicio. La memoria non è volatile. Lo scrive la silicon foundry ~ mrd data a 5000 \$

Dal punto di vista del costo non è accenibile per moderate quantità.

E se non ho quei soldi?

• **PROM**: programmable read only memory

La struttura è simile alle PLA dal momento che oltre ai transistor, il collegamento a massa è effettuato con un fusibile che decide se chiudere (alta corrente a open il transistor) o no (lo chiudo)

il vantaggio è che programmo a cosa mia, pagando però oltre ai transistor, i fusibili o, nel caso di tecniche duali, agli antifusibili

Sono comunque nel campo delle memorie OTP

Andando avanti con le evoluzioni, dato che quei fusibili poi fondono/difondono ho modo di creare qualche alternativa?

• **EPROM**: erasable programmable ROM

Prediamo un mos avente floating gate  $\rightsquigarrow$  (FAMOS: floating avalanche mos)

in condizioni normali quel gate è isolato (carica neutra). E se le condizioni portano gate e drain a 20 volt? gli e iniziano a migrare verso il drain ma quando arrivano anche dal gate girano e alla fine si sibilano a muro caricando negativamente il gate, dunque diminuendo l'effettiva tensione che vi è su esso.

Il gate non è + neutro  $\rightsquigarrow$  non fanno comunque il canale perché il voltaggio con il gate negativo il transistor non si forma.

↳ Ho turbato la transcaratteristica in modo che se ci sono cariche sta OFF, altrimenti se non ci sono va ON.  
Dispositivo che se caricato non è + accedibile

Ma gli è lì può convincere ad andare via? Li energizzo a tal punto che gli e se ne vanno nel canale. L'energia è fornita per illuminazione e quando si va il dispositivo perde la memoria (utilizzo di scatch opachi). Ho cancellato tutto, ovvio ecco perché erasabile.

La struttura non è fattibile 10 volte: ~ 100!!

Può essere utile cancellare queste memorie senza doverle togliere dalla scheda, ma solo cambiando il campo

• **EEPROM**: electrically erasable programmable ROM

rimando gli e sul canale per effetto tunnel semplicemente facendo sì che la distanza tra il gate floating e il substrato sia piccola (decina di nm).  
Con tale distanza basta la tensione che applico normalmente per impedire indietro gli e

Altro vantaggio è che nelle EEPROM cancellavo tutta la memoria illuminando! Qui può cancellare celle mirate.

• **FLASH EEPROM**:

Le riscrive ~ 10000 volte, mentre le EEPROM ~ 100!

La lettura e la scrittura sono uguali a come avvengono nelle altre due tipologie ma l'unica # è che la distanza gate-substrato è sempre + piccola + permette + scrittura  
NB: L'operazione di scrittura è molto + lunga della lettura.

ESEMPIO: in una FSM cambia il segnale di ingresso esattamente con il clock (fronte). I FF della macchina possono interpretare come a modo loro tale cambio, uno dice c'è stato, uno no, gli altri BOH → Hanno tutti ragione ma l'uscita è errata



Entrata in metastabilità

- Non prevedo + le uscite
  - Non garantisco + i tempi di commutazione
- } La macchina si inceppa! In un one-hot ho  $\phi$  stati attivi o + di 1!!! MALE!!

Come risolve il problema?

Fra il modo sincrono e quello asincrono interposto uno stadio di sincronizzazione (SYNCHRONIZER): tipicamente un FF Bistabile e in tal modo  $t_{clk} \rightarrow a + t_{comb} + t_{su}$  magari rientra nei tempi macchina dei FF della FSM.


Inconvenienti?

- Ritardo di un colpo di clock
- Il FF del sincronizzatore è ora affetto dagli stessi problemi che avevamo per gli altri FF prima perché il problema è stato solo spostato → l'input del sincronizzatore può cambiare durante il  $t_{su}$  o il  $t_{th}$  dell'FF del sincronizzatore. Possiamo aumentare i tempi  $clk \rightarrow a$  ma il rischio si ripercuote sul resto della macchina perché tale ritardo può aumentare a tal punto da essere così rifugato da farlo arrivare in coincidenza del fronte dei FF della FSM.

Se però mettessi il sincronizzatore non toglierei il problema, ma sicuramente abbasso drasticamente la probabilità che dato e clock cambino insieme.

Il FF del sincronizzatore magari riesce a stabilizzare il dato prima del fronte successivo, magari no ma se non lo fa la probabilità è  $\epsilon$  che se non ci fosse.


Allora io metto un secondo stadio di sincronizzazione e se non basta ne metto un terzo. Sto pagando in colpi di clock che perdo perché rallento la  $f_{max}$  però, sicuro a  $\phi$  di probabilità non vedo mai, ma se da 1 punto a  $10^{-15}$  non è male. Applicazione come visti punti, stadi di sincronizzazione servono: operativamente metto il tempo di rischio crash personale al tempo di vita del componente.



Il sistema perde in reattività → il sistema è metastabile però almeno ho abbassato tanto la probabilità di crash.


## 2) Dispositivi input/output:

LED, pulsanti, switch ~ il  $\mu P$  scambia dati con tutti questi sistemi attraverso la comunicazione su di un unico collegamento che è il BUS SYSTEM



Dopo a parità di area ho un  $\mu P$  + potente se metto solo quello ma se voglio un  $\mu C$  lo rimpicciolisco per aggiungere memorie, I/O, bus, applicazioni potenza ecc. ecc.

## 3) Memoria



- se ho un  $\mu P$  a 8 bit e la memoria è a 8 bit vuol dire che legge una riga per volta.
- se il  $\mu P$  ha bisogno di dati su 16 bit sono necessari 2 cicli di bus, uno per il primo byte, uno per il secondo. In base a come voglio di leggere la memoria metto prima il byte alto e poi il basso o viceversa.



Prima il byte + significativo (BIGENDIAN) è come la macchina Frecciarossa che dunque non comunica con intel che lavora al contrario, ossia mettendo prima il - significativo (LITTLE ENDIAN)

## 4) Bus:

mezzo di comunicazione che si suddivide in:

- BUS ADDRESS: per gli indirizzi
- BUS DATA: " i dati
- BUS CONTROL: " i controlli (leggi oppure scrivi)



In cosa mi devo partire un # di istruzioni ragionevoli:

non è presto a caso: ne troppo ne troppo poche ~> se ho delle fetch che poi vogliono un jump quello dopo è tutto tutto

↳ Nella 9312 ho una prefetch che riempie una QUEUE (FIFO) di 3 valori su 16 bit!

oltre i 4 blocchi fondamentali, cos'altro c'è?

• CLOCK AND RESET GENERATION BLOCK (CRG):

il clock di sistema può essere generato in vari modi

- 1) Orologio esterno sinusoidale che poi viene squadrato e usato
- 2) Oda quadrata che arriva direttamente dall'esterno
- 3) Oscillatore interno che wo direttamente (soprattutto come minimo di sorta, e gli altri 2 si rompono) ~> **EMERGENZA**

Più in generale può essere utile lavorare ad una frequenza che sia scorrelata dalla frequenza dell'oscillatore interno

↳ A livello software io istanzia due numeri (m ed n) e poi il blocco (Phase Locked Loop) PLL aumenta con frazione  $\frac{m}{n}$  la frequenza che arriva da una sorgente esterna.

⇒ TUTTO È PROGRAMMABILE

Dipoché il sistema lavora con il SYSTEM clock, che lavora a f doppia del BUS clock e che resta dentro il processore, e il BUS clock, appunto, che serve per lavorare con le periferiche

Conclusioni:

parto da dove voglio, con o senza PLL, e derivo BUS e CONTROL clock.

• WAIT & STOP MODE:

serve perché se non c'è nulla da fare e il sp deve stare fermo è inutile fare lavorare il sistema, quindi congela la macchina e lavora LOW POWER. Clock fermo e macchina fermata.

• PLL:

come descritto prima aumento in flessibilità aumentando/diminuendo la frequenza di lavoro moltiplicando quella della sorgente per una quantità  $\frac{m}{n}$  (m e n valori in 2 registri)

Ma dove si scrivono i dati del PLL?

Appunto in registri che sono SYNA e REFDV

! **PLL CLOCK = SYSTEM CLOCK FREQUENCY**

$$PLLCLK = 2 \cdot OSCCLK \cdot \frac{SYNA + 1}{REFDV + 1}$$

Per poi farlo funzionare davvero devo abilitarlo (PULSE) e decidere da dove prendere il clock sorgente (OSCCLK oppure PLLCLK)

Il registro abilita o disabilita funzioni scrivendo 0 e 1 nei bit appositi e preposti alla funzione.

↳ CONSULTO MANUALE !!!

NOTA: durante il funzionamento della macchina, se PLL-MODE = 1 non posso improvvisamente decidere di mettere PLL-MODE = 0.

D'altro conto posso cambiare m e n dunque cambiare PLL-CLOCK ma non è detto che sia istantanea la modifica perché ci posso volere fino a tot colpi di clock in cui il sistema deve ovviamente stare fermo xk non ha un clock fisso.

• REGISTRI MACCHINA:

- \* A e B ~> registri dati da 8 bit => diventano D da 16 bit
- \* SP : gestisce lo stack pointer
- \* IX e IY ~> " puntatori da 16 bit
- \* PC : program counter

Terminiamo ora un primo indietro e dopo aver analizzato alcuni particolari registri cerchiamo di capire come lavora la macchina.


Accumulatori

7	A	0	7	B	0
15			D		0

ld.a #50 → carica nell'accumulatore A il dato (#) esadecimale (5) 50!  
 ↳ immediate.

ld.d #0150 → carica nel registro D il dato esadecimale 0150

Condition code registers (CCR):



Come lavora la macchina:

Parte e dunque parte da un reset → va alle istruzioni ultima e penultima (FFFF e FFFF) e legge da quali istruzioni deve partire. Questa è la prima cosa che la macchina fa. Dunque il processore istruzione → ne prende l'indirizzo e vado in memoria → ne ricavo il dato dalla memoria → eseguo l'istruzione in sequenza e vado avanti finché c'è da fare decodificando volta per volta l'istruzione (IR) puntata dal PC nella memoria.

NB: Ci saranno istruzioni che durano 1 clock e istruzioni che ne durano di +.

contiene il codice operativo dell'istruzione xxxx

Flow:

Reset → istruzioni dopo reset → vado alla memoria e prendo il dato → scrivo quel dato nel PC → quel dato punta alla memoria → prendo il dato che è il codice dell'istruzione da eseguire, dunque lo metto nell'istruzione register → ecc. ecc.

In definitiva:

ESEGUO LE ISTRUZIONI PUNTATE DAL PC. LA MEMORIA MI DA, ALL'INDIRIZZO PUNTATO, IL DATO CHE MESSO NELL'IR, CONTENENTE IL CODICE OPERATIVO, PERMETTE DI ESEGUIRE QUANTO DECODIFICATO!

↳ Ecco da dove ancora fetch, decode e execute.

# CAPITOLO 15: C E ASSEMBLER

## Operatori

	OR
&	AND
^	XOR
~	COMPLEMENTO
%	MOD

## Variabili:

### 1) GLOBALI E STATICHE:

sono iniziate a zero e allocate nella RAM nello stesso ordine della loro dichiarazione.

### 2) LOCALI:

sono iniziate e allocate nello stack. vivono solo durante l'esecuzione e al di fuori non esistono.

Se usavo che una variabile locale sia dichiarata come "statica" dopo che questa diventa globale (va nella RAM) ma la sua visibilità resta limitata.

Un altro parametro che può essere dato alle variabili è VOLATILE:


sono variabili modificabili anche dal programma che non è quello che sto eseguendo!

Cosa succede? 2 cose:

- il compilatore non mette quella variabile in registri ma solo nella memoria.
- quando quella variabile compare in un'espressione il compilatore ricalcola pedantemente quella espressione senza fare alcuna ottimizzazione.

## ORGANIZZAZIONE DEI DATI IN MEMORIA

Tutti i dati che gestisco nell'assembler che governa il mio embedded dove vengono messi in memoria?



→ NOTA: se lo stack pointer decende fino ad arrivare alla locazione 0000 il primo successo il sistema a FFFF. Ho avuto un stack overflow e da quel momento il sistema va in crash.

↓  
Lo SP va sempre bilanciato oltre che per evitare lo stack overflow anche per evitare di andare a puntare in celle già usate, dunque vanno bilanciate.

## PROGRAMMAZIONE STRUTTURATA TOP-DOWN

Il programma tutto flat non regge. Lavoro invece topdown lavorando a gerarchia e dunque a livelli diversi di completezza semplicemente richiamando queste routine.

↳ A livello assembly questa gerarchia è realizzabile con le ROUTINES!

operazioni di base con subroutine:


- bsr → branch to subroutine
- rts → return from subroutine
- jsr → jump to subroutine

## CAPITOLO 16: PARALLEL I/O

Il  $\mu P$  deve prelevare immagini da porte d'ingresso e fornire uscite su porte di uscita. È questo il suo modo di comunicare con l'esterno.

- Le componenti periferiche interagiscono attraverso opportune porte con il  $\mu P$  e le porte I/O devono essere precedentemente configurate (DEVICE INITIALIZATION) e cioè deve essere fatta ogni porta quando utilizzata.

I modi di gestire le periferiche sono due:



### ① MEMORY MAPPING:

Faccio convivere memoria e registri periferiche usando gli stessi indirizzi della memoria anche per accedere alle periferiche.

- SV: parte della memoria viene mangiata dai registri delle periferiche
- V: tutto + compatto

### ② I/O MAPPED:

Distinguo gli spazi di indirizzamento di memoria e di periferiche. In questo modo non devo occupare parte della memoria effettiva (ho 64k effettiva) ma devo avere un segnale in + che mi dice "voglio parlare con l'indirizzo 315 della periferica, non con il 315 della memoria".

In passato era molto usato l'I/O MAPPED perché avevo memorie piccole. Oggi si usano le strutture memory mapping xk quell'ostacolo è superato e il 9112 usa proprio questo.

Effettivamente come si interfaccia la singola porta con il nostro  $\mu P$ ?

Ogni porta via dei pin fisici del  $\mu P$ . Utilizza dei registri che ne forniscono controlli, dati e stati e cioè:

- **DATA REGISTERS:** permettono al  $\mu P$  di passare dati con il periferico sia in lettura che in scrittura (R/W)
- **CONTROL REGISTERS:** abbiamo detto che il periferico va configurato e inizializzato. Per farlo sono usati questi registri che dal punto di vista del  $\mu P$  sono a sola scrittura (W)
- **STATUS REGISTERS:** registri che il periferico usa per informare il  $\mu P$  dello stato di certe operazioni, dunque per il  $\mu P$  a sola lettura (R)

E quanti ne ho? Dipende dalla complessità di ogni periferico!

### INTERFACE (PERIPHERAL) CHIP

Ho il  $\mu P$  da una parte e il periferico dall'altra. Come si parlano i due? Grazie all'interface chip



Da un lato comunica con il  $\mu P$ , dall'altro pilota e acquisisce dall'I/O. Esso è di fatto piazzato nel mio  $\mu C$  ed è appunto quella insieme di porte che caratterizzano e personalizzano gli I/O.

Nel  $\mu C$  pertanto ci sarà tutta la struttura che permette di dialogare con il dispositivo periferico effettivo, quindi tutta la configurazione dell'interface chip viene fatta nel territorio del  $\mu C$ .

- Sarà dunque un cuscinetto tra  $\mu P$  e I/O DEVICE; è comunque un blocco hardware che con il  $\mu P$  sarà interfacciato esattamente come con la memoria dato che per il  $\mu P$  il peripheral chip è una serie di celle, cioè che comizi e come uno parla con il device I/O e ci sono 4 modi.

# CAPITOLO 17: EXTERNAL OUTPUTS



che attacco all'esterno?

↓  
possono essere ma anche solo e digitale

- INPUT DEVICES: sensori, user-input, ecc. ecc. (ogni cosa che da fuori viene usata come input per il µP)
- OUTPUT DEVICES: attuatori, display, ecc. ecc. ( " " " voglio fornire come output fuori)



A livello di compatibilità tutte le periferiche devono essere pilotabili:

devo rispettare condizioni sulle tensioni e sulle correnti in modo da garantire la corretta compressione da ambo i lati dei due livelli logici (H e L)



Facciamo ora una carrellata di dispositivi:

### 1) INPUT SWITCH:



A prescindere dalla configurazione ho un terminale a tensione fissa e uno collegato a una resistenza. L'uscita in base a come è messo l'interruttore assume 5V o phi V dunque 1 o 0 logico.

### 2) DIP SWITCH:

Nel caso in cui servono tanti interruttori si usano questi circuiti che sono integrati e per mezzo di una levetta di selezione esterna permettono di passare dalla scheda al µP phi o 1 semplicemente creando cortocircuiti o circuiti aperti. Erano quelli che c'erano sulla DE2 per esempio. Sono usati per modificare facilmente dei valori, dunque per la configurazione ad esempio.

### 3) PUSH BUTTON KEYS:




A differenza degli switch hanno una sola posizione di riposo, dunque lo schiaccio e lui si riapre poi.

Cosa succede? La lamina rimbalza, ritorna, oscilla, rimbalza, ecc. ~> Anche fare un contatto me fa 40!  
Questo meccanismo si chiama BOUNCING (oscillazioni), dunque il regime oscilla dopo una serie di oscillazioni.

Dobbiamo allora un meccanismo di debouncing che elimini i rimbalzi:

- SOLUZIONE HARDWARE: A) deviatore con latch SR



Trasformo il bottone in deviatore che attacco a un latch più dove 3 casi: SET, RESET o SCOPPIO che vuol dire R=0, S=0 dunque codificare di memoria.

$$t_{INTERRUZIONE} = t_{FF} + 2RRESISTENZE$$

#### B) Buffer digitale

memorizza il valore quando lo switch è staccato (costa meno di tFF e 2RES)


#### C) Circuito RC

Ho un T e Luga che non cambia il valore (Schmitt-trigger) del C (costa ancora meno) in modo che non sento le oscillazioni.

La soglia va superata dopo un tempo proporzionale alle oscillazioni

Forse dunque che ho ridotto i pin di lavoro ma non ho un sistema funzionante.

La soluzione consiste nell'usare, anziché un encoder 4/2, un encoder 8/3, sempre priority ma il bit in più consente di evidenziare la codizione nessun tasto premuto.



Il mio priority encoder riconosce e tira fuori in priority la posizione delle  $\phi$  a valore + alto!  
 Se non ho tasti premuti i bus delle colonne portano tutte il ed encoder il + bus insieme a zero anche "000" che io denoto come NO TASTI PREMUTI

SCANNING VS MULTIPLEXING

Paga il non avere la possibilità di vedere la pressione di tasti multipli come nello SCANNING ma ci guadagno plus di 5 PIN (2 tasto + 3 colonne) contro 8 (4+4)

- Interrupt non mascherabili:
  - \* XIRQ (in modo dall'esterno → es: stampante)
  - \* OPCODE TRAP (interrupt di codice)
  - \* SWI:

software interrupt instruction → causa un interrupt in assenza di un segnale fisico. Esso è generato dall'istruzione SWI, ma perché nasce?

- \* se il programmatore scrive in C, lui esegue e poi gli torna il controllo. Il controllo gli torna grazie alla SWI che a termine esecuzione fa cose che restituiscono il controllo
- \* quando debuggo e metto dei breakpoint io sto bloccando il sistema. Quando arriva al breakpoint il debugger sostituisce l'istruzione in cui si blocca con la SWI. Alla fine c'è lo scambio inverso e tutto riprende

\* RESET sia come Power on reset che come manual reset


⇒ SE ARRIVANO DUE INTERRUPT NON MASCHERABILI LI ESEGUE SECONDO PRIORITÀ

• Interrupt mascherabili:

se i non mascherabili sono pochi ma anche lì vige la PRIORITÀ, nei mascherabili che sono molti la PRIORITÀ vige a maggiore ragione.

Sono tipicamente eventi legati ai periferici che posso dunque sentire immediatamente o parteciparvi semplicemente mettendo a '1' il bit I delle CSR. Quando si vorrà sentire lo forzerei a zero con opportune istruzioni quali CLI (clear I) oppure SUI (select I).


La priorità degli interrupt è generalmente + elevata in ordine discendente!



NOTA: se ho un interrupt (ABC) che trova sempre chi ha priorità + alta rischio di non sentirlo mai. Posso io decidere a quale interrupt dare priorità? Sì, lo faccio scrivendo il valore dell'Interrupt nel registro (HPRIO) high priority read così quello il + privilegiato fra gli interrupt mascherabili → NON MASCHERABILI NON LI SUPERO!!!

\* IRQ:

è un interrupt che può arrivare dall'esterno su qualunque porta collegata. Nella fase di configurazione devo settare anche se voglio sentire questo tipo di interrupt oppure no (IRQCR)



Ma come essere Level sensitive o edge sensitive?



- FRONTE: se + dispositivi sono collegati non sono in grado di vedere 2 fronti insieme
- LIVELLO: a livello invece la linea viene messa a zero e a zero resta, dunque è come un meccanismo di OR → finché il chip compie  $\phi$  (ci sono interrupt) lui se ne accorga. Ma dato che ci sono campionamenti continui non devo fare scattare il sistema perché il dispositivo che serve mantiene ad interrupt la linea. Ciò che devo fare è dunque non campionare + fino alla fine del servizio dell'Interrupt iniziato e inoltre terminare la IRQ rimettendo a 1 (no interrupt) la linea del dispositivo appena servito in modo che si levi dalle scatole!

Ne vengono analizzati altri dietro + nel dettaglio!

**INTERFACCIAMENTO TRA  $\mu P$  E PERIFERICI**

Oltre a tutto l'hardware visto (circuiti di interfaccia, peripheral chip) è necessaria una parte di software/firmware che gestisce il protocollo di comunicazione, ossia l'insieme delle istruzioni che devono essere scritte. Parliamo del **DRIVER!!!**


\* Come misuriamo le prestazioni di interfacciamento?

- **LATENZA**:  $\Delta t$  che c'è da quando il periferico chiede servizio a quando il  $\mu P$  finisce di servirlo! (non voglio che l'energia in auto si accenda dopo 10s)
- **BANDA (o THROUGHPUT)**: numero minimo di dati che possono essere processati. Può essere limitato da chi manda o da chi riceve che non riesce a smaltire tutti i dati.
- **PRIORITÀ**: determina l'ordine di servizio quando ci sono + richieste. Impatta sulla frequenza del sistema perché fa scelta di dare priorità a un periferico piuttosto che a un'altro incide.

\* Sistemi real-time: • **HARD REAL TIME**: garantisce un latenza max + periferico

• **SOFT REAL TIME**: garantisce la presenza di una priorità che se mal gestita può creare latenza infinita per i meno prioritari!!

\* Come avviene alla fin fine sta interfaccia?




Si nota come filosoficamente le due modalità agiscono nello stesso modo; cambia solo la modalità con cui l'interfaccia vera e propria avviene.

La differenza dov'è?

- 1) **POLLING**: il  $\mu P$  manda un dato al periferico ma l'interrupt del periferico è mascherato. Solo il  $\mu P$  comunica con il periferico e continuamente ogni domanda se vuole servizio.
- 2) **INTERRUPT**: il  $\mu P$  manda lo stesso dato al periferico ma l'interrupt questa volta parte dal periferico e va al  $\mu P$ . Ecco che sta la comunicazione funziona in ambo le direzioni e solo ad interrupt osservato il  $\mu P$  interroga il periferico per chiedergli se è stato lui a mandarlo.

I tempi di comunicazione misurano dunque a giocare ruoli importanti! se il periferico è lentissimo il  $\mu P$  molto spesso si troverà in situazione di idle perché è fermo (I/O BOUND); se il periferico è una scheggia e il  $\mu P$  è lento lo è situazione opposta xk attende il periferico (CPU BOUND)

Lo IP mio obiettivo è che nessuno dei due aspetti!



La soluzione per non fare attendere nessuno qual è? Un buffer che salvi i dati in modo che chi ha bisogno va lì e se ci prende senza attendere. Anzi, se il buffer è sufficientemente grande entrambi gli attori operano al max della velocità.



**3 INTERRUPT:**

il  $\mu P$  non interviene continuamente il periferico, ma solo quando arriva l'interrupt. Dunque il  $\mu P$  può fare altro nel mentre, oppure anche andare in qualche modalità low-power.

Cosa avviene all'arrivo dell'interrupt? Lo si era già analizzato! Dal salvataggio dei dati nello stack fino all'istruzione RTI.

I → Configurazione: devo abilitare ogni interrupt dei periferici; esiste poi un secondo bit che permette di "armare" il periferico, ovvero daragli la possibilità di scatenare un interrupt quando ha un dato disponibile.  
 È come se caricassi la pistola e questo voglio sapere.  
 Posso inoltre decidere se l'interrupt va generato a livello (H o L) o a fronte (salita o discesa).


II → Richiesta: ho abilitato tutto, ho armato tutto ~> vado e faccio altro ~> questo l'evento arriva il periferico viene servito

**ARM VS DISABLE** ⚠️  
 L'armamento deve essere fatto ogni volta che voglio che venga generato un evento successivo! Infatti, senza l'armamento quell'evento non si scatenava dato che la pistola è scarica e non può sparare.  
 Con il bit "I" abilito a sentire tutti gli interrupt mascherabili che in quel momento sono armati oppure li disabilito tutti.

Una tra le cose che si fanno in una ISR è appunto disabilitare gli altri interrupt in modo da non essere interrotti (forco il bit "I" della CCR). Con la RTI poi tutte le CCR sono ripristinate.

Dato che posso operare con + periferici come opero?


**\* SHARED REQUEST**



La linea è condivisa e per le ragioni già viste devo lavorare solo con I/O a livello e non a fronte

- + ~> è facile aggiungere un nuovo periferico (+ FLEX)
- ~> semplice per l'hardware
- ~> + complicata per il firmware

**\* MULTIPLE DEDICATED**



Ogni richiesta ha il suo bus, dunque posso, volendo, anche lavorare a fronte e non solo a livello!

- ~> aggiungere un periferico non è così semplice (- FLEX)
- ~> + complicata per l'hardware
- + ~> + semplice per il firmware

III → Interrupt:
 

- salvo requisiti
- setto il bit "I" nella CCR
- vedo da dove proviene e lo lavo nel PC

IV → Servizio:
 

- esecuzione delle istruzioni
- ritorno se necessario
- RTI e il  $\mu P$  riprende da dove aveva interrotto

\* Vantaggio di interrupt vs polling: il  $\mu P$  può fare altro

\* Svantaggio di " vs " : ha un hardware + complicato

**4 PERIODIC POLLING:**

Se non posso sentire ogni interrupt che faccio? Vallo che il  $\mu P$  lavori dunque questo modo è di compromesso fra polling e interrupt. Anziché fare un polling continuo eseguo un polling periodico dove il tempo è determinato dal bloccetto RTI.

È chiaro che perde di efficienza rispetto all'interrupt ma almeno non pono la vita in polling!!

L'unico problema può essere che il mio periferico può stare in attesa per molto.

# CAPITOLO 19: TIMERS


→ esse una ogni due appella

Ho bisogno di avere funzionalità temporali per tutta la gestione del  $\mu P$ !!

Il cuore del timer è un contatore (TCNT nel 912) che lavora in modalità free running! Il clock del contatore è il bus clock (la conta avviene in base ai colpi di clock che passano) che può essere mantenuto così com'è oppure modulato attraverso un bloccetto (PRESCALER) che divide il clock proveniente dal bus e creando il nuovo clock su cui si basa il TCNT.

Il prescaler è programmato dalla scrittura di bit in un registro apposito (tipicamente 3 bit, quindi il timer clock oscilla fra Bus-clock e Bus-clock / 128 dove ogni configurazione è una potenza di due per il 912)

Negli altri  $\mu C$  lo scalo il Bus-clock di quanto voglio (2, 15, 33) scrivendo in un registro apposito!




**Nota:** il valore del prescaler può cambiare durante l'esecuzione, ma non è garantito che la modifica abbia effetto immediato → talvolta funziona solo dopo che il contatore è ritornato alla configurazione zero.

Nel 912 il contatore è su 16 bit e avrà chiaramente un bit che abilita la conta (TE) e una volta abilitato non lo FERMO PIÙ perché è free running!  
 Il valore normale di partenza al reset è 0 (su 16 bit) e in certi casi + particolari posso dirgli di partire da un numero che decido.

! **uscita**

Il  $\mu P$  legge il valore del counter grazie al registro TCNT, che ne contiene il valore. Il registro TCNT non è su 16 bit ma ha un byte HIGH e uno LOW. La lettura deve essere sempre fatta tutta insieme e non prima l'HIGH e poi il LOW o viceversa!

Quando il counter arriva a tutti uno, lui riparte da tutti zero e contemporaneamente getta un segnale di overflow che indica il passaggio dal via. Parliamo del TOF (time overflow flag) che è il MSB nel registro TFLG2. Capito che c'è stato un overflow io vado a scrivere in quel registro e l'operazione di scrittura resetta automaticamente quel bit TOF, riportandolo a 0. Volendo posso decidere di mandare un interrupt ogni overflow!



**NB:** questo è un modo per generare un periodic polling se vogliamo.

E: se voglio aspettare 1s lavorando con il counter a 16 bit e a 8 MHz

$$T = \frac{1}{8\text{MHz}} = 125\text{ns} \quad \rightarrow \quad T_{\text{cont}} = 125\text{ns} \cdot 2^{16} \cdot \text{fattore di prescaler} = 0 \quad \rightarrow \quad \text{OVF} = \frac{1\text{s}}{8\text{ms}} \sim 122 \text{ overflow}$$

In software posso eseguire sia in polling che in interrupt tutto ciò:

polling:


- Resetto il bit di overflow (TOF)
- abilito il contatore a contare (TE)
- inizializzo il contatore a 122
- loop continuo di polling vedendo TOF e settato
- quando arriva il set su TOF, decremento il counter e ripeto finché il counter non è a zero.

Interrupt:

- Configuro l'ormamento dell' interrupt (TOI)
- " il non mascheramento (I1)
- Configuro da quale indirizzo deve partire la ISR scrivendo l'indirizzo del PC
- Resetto il counter facendolo partire da zero
- Quando arriva un interrupt incremento il counter, rimetto TOF a 0 e ritorno a dormire
- quando arriva il CNT a 122 sono overflowato a 1 secondo; questo è fatto comparando il valore del contatore con 122.

↓  
 se ci sono interrupt la macchina va avanti contando costantemente il tempo

esempio: generare un'onda quadra alla frequenza di 1KHz con DC=30% e di farlo sul canale  $\phi$ . Ipotizzare di lavorare in polling, supponendo di avere una frequenza del bus clock di 24 MHz.




setto il PRESCALER a PR=011 (vale 8)  $\rightarrow$  Timer clock = 3 MHz

Ogni intervallo del contatore vale  $\frac{1}{3 \text{ MHz}} = \frac{1}{3} \mu\text{s}$

Devo programmare il sistema perché conti 900 (per la fase alta) e 2100 (per quella bassa)

**Operation of the Output-Compare Function**



The program logic flow for digital waveform generation

**C Program for Generating 1 KHz Digital Waveform**

```
#include "9s12.h"
#define hi_time 900
#define lo_time 2100
void main (void)
{
    TSCR1 = 0x90; /* enable TCNT and fast timer flag clear */
    TIOS |= 0x0; /* enable OCO function */
    TSCR2 = 0x03; /* disable TCNT interrupt, set prescaler to 8 */
    TCTL2 = 0x03; /* set OCO action to be pull high */
    TCO = TCNT + lo_time; /* start an OCO operation */
    while(1) {
        while(!((TFLG1 & COF))); /* wait for PTO to go high */
        TCTL2 = 0x02; /* set OCO pin action to pull low */
        TCO += hi_time; /* start a new OCO operation */
        while(!((TFLG1 & COF))); /* wait for PTO pin to go low */
        TCTL2 = 0x03; /* set OCO pin action to pull high */
        TCO += lo_time; /* start a new OCO operation */
    }
}
```

esempio: generare un ritardo multiplo di 1ms dove quanti devono essere è un parametro che posso io. Bus clock lavora a 24 MHz e setto il prescaler a 64. Usare la output compare in polling.

$f_{\text{Timer clock}} = \frac{24 \text{ MHz}}{64} = 375 \text{ KHz} \rightarrow$  tempo di ogni incremento = 2.6667  $\mu\text{s}$

dovendo aspettare 1ms  $\rightarrow \frac{1 \text{ ms}}{2.6667 \mu\text{s}} = 375 =$  incrementi del free running counter per fare passare 1ms

```
void delayBy1ms(int k)
{
    int ic;
    TSCR1 = 0x90; /* enable TCNT and fast timer flag clear */
    TSCR2 = 0x06; /* disable timer interrupt, set prescaler to 64 */
    TIOS |= 0x0; /* enable OCO */
    TCO = TCNT + 375;
    for (ic = 0; ic < k; ic++) {
        while(!((TFLG1 & COF)));
        TCO += 375;
    }
    TIOS &= ~0x0; /* disable OCO */
}
```

Fast timer flag clear: è una modalità che alcuni  $\mu\text{C}$  offrono e serve per resettare automaticamente un flag la prima volta che accedo al registro in cui esso è contenuto, evita in questo modo di dover fare un reset puntuale del flag ogni volta.

Esempio: misurare il periodo di un segnale con la IC sul canale  $\phi$ . Il periodo si sa che è meno di 128 ms. Assumere la frequenza = 24 MHz. Lo faccio in polling.

Il contatore fa un giro completo dopo  $2^{16} \cdot \left(\frac{1}{24}\right) = 2.73 \text{ ms}$  senza prescaler. Dovrei così fare una considerazione valutando (24 MHz) tutti gli overflow che servono.


Di quanto posso dividere la frequenza del bus per avere un periodo maggiore di 128 ms che mi garantisce così che non ho avuto overflow?

$$\frac{128 \text{ ms}}{2.73 \text{ ms}} = 46.88 \rightarrow \text{metto } 64!$$

Sono intrinseche due strade possibili e implementabili con accortezze opportune.

Ipotizziamo di avere scelto la strada che divide il bus-clock per 64.

### Period Measurement



### C Program for Period Measurement

```
#include "9s12.h"
void main(void)
{
    unsigned int edge1, period;
    TSCR1 = 0x90; /* enable timer counter, enable fast flag clear */
    TIOS  &= ~IOS0; /* enable input-capture 0 */
    TSCR2 = 0x08; /* disable TCNT overflow interrupt, set prescaler to 64 */
    TCTL4 = 0x01; /* capture the rising edge of the PTO pin */
    TFLG1 = COF; /* clear the COF flag */
    while (!(TFLG1 & COF)); /* wait for the arrival of the first rising edge */
    edge1 = TC0; /* save the first captured edge and clear COF flag */
    while (!(TFLG1 & COF)); /* wait for the arrival of the second rising edge */
    period = TC0 - edge1;
    asm("swi");
}
```

Esempio: misurare la larghezza di un impulso con IC sul canale  $\phi$ . Il bus clock frequ. mcu è 24 MHz e il prescaler è a 32. ipotizziamo che la durata dell'impulso può essere > di  $2^{16}$  clock cycles. Dobbiamo tener conto del # di overflow.




Se invece volessi fare STOP-START senza considerare il tempo?

OVCNT = # di OVF  
DIFF = differenza tra 2 punti consecutivi  
EDGE1 = primo fronte catturato  
EDGE2 = secondo "

CASO 1: EDGE2 > EDGE1  $\rightarrow T = \text{OV CNT} \cdot 2^{16} + \text{DIFF}$   
CASO 2: EDGE2 < EDGE1  $\rightarrow T = (\text{OV CNT} - 1) \cdot 2^{16} + \text{DIFF}$

### Pulse Width Measurement



### C Program for Pulse Width Measurement

```
#include <9s12.h>
#include <vectors12.h>
unsigned diff, edge1, overflow;
unsigned long pulse_width;
void INTERRUPT tovisr(void);
void main(void)
{
    UserTimerOvf = (unsigned short)&tovisr;
    overflow = 0;
    TSCR1 = 0x00; /* enable timer and fast flag clear */
    TIOS  &= ~IOS0; /* set prescaler to 32, no timer overflow interrupt */
    TSCR2 = 0x05; /* select input-capture 0 */
    TCTL4 = 0x01; /* prepare to capture the rising edge */
    TFLG1 = COF; /* clear COF flag */
    while (!(TFLG1 & COF)); /* wait for the arrival of the rising edge */
    TFLG2 = TOF; /* clear TOF flag */
    TSCR2 |= 0x80; /* enable TCNT overflow interrupt */
    asm("cli");
    edge1 = TC0; /* save the first edge */
    TCTL4 = 0x02; /* prepare to capture the falling edge */
    while (!(TFLG1 & COF)); /* wait for the arrival of the falling edge */
    diff = TC0 - edge1;
    if (TC0 < edge1)
        overflow -= 1;
    pulse_width = overflow * 65536 + diff;
    asm("swi");
}
void INTERRUPT tovisr(void)
{
    TFLG2 = TOF; /* clear TOF flag */
    overflow = overflow + 1;
}
```

Nella misura di una forma d'onda ci imbatiamo in 3 parametri:

- ① RISOLUZIONE: minimo intervallo di tempo misurabile di cui possiamo apprezzare l'esistenza
- ② PRECISIONE: numero di misure separate e distinguibili che può fare
- ③ RANGE: intervallo di tempo in cui effettua la misura

Laddove gli interrupt vadano misurati e in fretta di quanto l'operazione mi consente, una buona idea è quella di sfruttare i canali di input capture.



## CAPITOLO 21: EXTERNAL OUTPUTS

Dopo avere visto tutti i dispositivi che possono agire come external inputs (ne mancano ancora alcuni) vediamo che cosa il  $\mu P$  può pilotare:

DISPLAYS	ATTUATORI
• LED	• MOTORI
• CRT	• SOLENOIDI
• LED	• RELAYS
• ...	• ...


Agisco sempre su porte del  $\mu P$ , dunque pilotaggio verrà dire scivere sulle porte di I/O programmate opportunamente come porte di uscita.

Laddove io della pilotare uscite su 32 bit (4 porte da 8 bit) ma ho solo 2 porte da 8 bit disponibili, come faccio? O com'è  $\mu P$  oppure esporsi quelle porte con ex comunicazioni seriali di cui si parlerà poi.

Come posso gestire l'interfaccia del  $\mu P$  con il dispositivo I/O esterni?


### 1) LED:

• Catodo comune:




Il catodo è collegato a massa. Per accendere il LED la porta deve generare un '1' logico nell'angolo fissato una tensione. Voi che fa passare, grazie ad R, una corrente nel LED che si illumina. In questo caso la porta EROGA corrente (sourcing).

• Anodo comune:



L'anodo è collegato all'alimentazione. Per accendere il LED la porta deve generare uno '0' logico sul catodo fissando una tensione. Voi che fa passare, grazie ad R, una corrente nel LED che si illumina. In questo caso la porta BEVE corrente (sinking).

• Open drain / open collector:




Se la porta in questione non è in grado di pilotare il LED, bisogna metterci in mezzo un buffer che non è altro che un dispositivo open drain (MOS) o open collector (BJT) aventi un terminale a massa e uno floating su cui attacco il LED.



In questo caso la porta sprua solo BEVE la corrente.

Dal momento che i periferici vengono poi pilotati su +5V e non solo uno, esistono dei circuiti integrati che sappiano fornire correnti relativamente ingenti su +5V. Alcuni di questi sono i cosiddetti LED DRIVERS:

Realizzati con la tecnica del Darlington:



In definitiva il mio  $\mu P$  non è spesso in grado di pilotare direttamente il dispositivo. Si interpongono dei dispositivi (buffer) come quelli sopra mostrati che agi consentono di superare i vari limiti e due tipologie sono quelle mostrate.


→ fino a 16/pista

llh

Soluzione 3) PILOTAGGIO SSANNIG:

È + o meno la soluzione esaminata per la tastiera.

Ovvero: i Led sono inseriti in una matrice definita per righe e colonne. Ogni Led è inserito all'incrocio di ogni riga e colonna. Per accedere ogni Led io devo forzare un '1' sul suo anodo e uno '0' sul suo catodo → ecco che prima certamente nel Led e ne provoca l'accensione.



Per le righe effettuo un collegamento con un driver open emitter in modo che spinga corrente a partire dalla tensione di alimentazione e una resistenza (→ <sup>movale</sup> riga a pilotare).

Per le colonne il meccanismo è il medesimo ma devo forzare uno 0 per prote a 0 i catodi, dunque metto un driver di tipo open collector.

LED ACCESSO = RIGA '1' + COLONNA '0'

NOTA: questo meccanismo mi permette di accedere contemporaneamente solo i Led di una stessa colonna. Non posso accedere insieme due Led di due colonne distinte.

Ma se voglio accedere di colonne diverse come faccio?

Fisicamente non può, il trucco è quello di usare la breve capacità dell'occhio che minimizza l'impulso per un minimo di 20 ms. Se io switcho tra 2 Led ad una frequenza tale da non permettere all'occhio umano di stare dietro a tutto, l'occhio media ciò che vede e all'apparenza li vede tutti e due accesi.


Con questo modo posso simulare di avere tutti i 16 Led accesi contemporaneamente. Basta solo switchare una colonna per volta e in modo continuo. L'occhio umano medierà anche la luminosità di ogni Led.

Al variare dei bus riga e colonna la matrice quadrata aumenta e posso pilotare + Led. Dato che io ogni pista ho 8 bit però, con una pista più che 16 Led non piloto (llh). L'alternativa all'uso di + piste da 8 bit affiancate di lavazione con un'altra modalità:

→ fino a 256/pista

Soluzione 4) PILOTAGGIO MULTIPLEXED:

Il pilotaggio di riga e colonna della matrice subisce una piccola modifica perché il µP questa volta non va direttamente nella matrice di Led ma i suoi bus passano uno stadio di decoder per le righe o uno per le colonne. La riga e la colonna che il µP scrive non saranno altro che la codifica binaria della riga e della colonna da pilotare.



8 bit/pista ⇒ 4 riga e 4 colonna

Il decoder sarà NECH2016 e quindi posso pilotare 16x16 LED

Ogni pista pilota 256 LED !!!

Che cosa pigio?


Ogni combinazione riga-colonna sta accede un solo Led per volta, quindi se li voglio tutti accesi come prima il µP non deve avere altro da fare se non fare sì che la frequenza di switch che l'occhio non vede sia garantita. Ogni Led è acceso per 1/256 del tempo e quindi la corrente che si punta deve essere tale da mostrarmi acceso all'istmo (occhio a non divergi una 8 uho lo fauci!).

Se poi il mio  $\mu P$  non si può permettere di pilotare dei display sette segmenti, uso dei dispositivi esterni preconfigurati che sono gli SPI

③ LCD:

Liquid Crystal display hanno sostituito i display 7 segmenti per ovvie ragioni!

Come funziona un segmento LCD?



Ho due grandi famiglie di LCD:

RIFLESSIVI: uno dei due terminali funziona da riflettore di luce esterna. Se il segmento è percorso la luce vede quel segmento illuminato, altrimenti è opacizzato. Il vantaggio è che consuma pochissimo, quasi nulla.  $\times K$  la visione si deve alla luce esterna


TRAMISSIVI: deve avere una sorgente luminosa che accende i segmenti.

Come pilota un segmento LCD?

il segmento si attiva se applico ai suoi terminali un segnale alternato a frequenza dai 30 Hz al chilotta; tale segnale cambia il liquido di mezzo che cambia così la sua luminosità. Se metto un segnale in DC quel liquido viene inesorabilmente danneggiato!

NO DC, SÌ AC

Come spingo quel segnale in AC allora:



L'oscillatore a 50 Hz va da una parte diretta al segmento, dall'altro all'XOR.

se  $control = 0$  il segnale prima tale e quale la XOR prende esattamente uguale sui 2 terminali del segmento di vetro: così tensione nulla  $\rightarrow$  OPACIZZA

se  $control = 1$  il segnale viene commutato dalla XOR e va sul terminale speculare a quello diretto con il risultato che ai capi del segmento ho  $+V_p$  o  $-V_p$ !  $\rightarrow$  ILLUMINA

Anche in questo caso uso poi strutture matriciali in modo da pilotare  $n$  segmenti!!!

- { Applicando tensioni in fase con una di riferimento  $\rightarrow$  opacizza
- " " " controfase " " "  $\rightarrow$  ILLUMINA

Nelle matrici con almeno 4 segmenti il trucco è usare una tensione che non accenda il segmento in condizioni normali, e cioè:

genero un'onda quadra che oscilla fra  $V_{AC}$  e  $-V_{AC}$  ma che abbia anche fra  $\frac{V_{AC}}{2}$  e  $-\frac{V_{AC}}{2}$  inoltre  $V_{AC}$  in modulo non basta per accendere il 2° segmento.

Se io voglio accendere uno devo ritardare l'onda quadra applicata all'altro terminale una uguale e opposta in modo che ai capi si generi  $V_{AC}$  almeno. Per coloro che non voglio accendere shifto opportunamente per avere ai capi del segmento una tensione  $\frac{V_{AC}}{2}$ !!!

Lo il trucco è fare shift di  $\frac{1}{2}$  di periodo ogni onda (1/2 LCD) (1/4 LCD)

e così via!!

ALLA FINE--- } Il  $\mu P$  non pilota direttamente l'LCD! Ho in commercio controllori appositi che si interfacciano con il  $\mu P$  e fanno tutto loro!

Il driver, nella realtà, è un transistor dunque io devo costruirmi anche, nel progetto, con i parametri del dispositivo:

- (A) se è un BJT  $\rightarrow$   $\cdot V_{BE}$   
 $\cdot h_{FE}$   
 $\cdot V_{CE_{SAT}}$   $\Rightarrow$  I parametri e i loro valori cambiano significativamente a seconda che io lavori in piccolo segnale piuttosto che nell'elettronica di potenza.


Lavora dunque in due zone:

• LINEARE:

$$I_C = h_{FE} \cdot I_B \quad \text{e} \quad V_{BE} < V_{BE_{SAT}}$$

• SATURAZIONE:

$$I_C < h_{FE} \cdot I_B \quad \text{e} \quad V_{BE} > V_{BE_{SAT}} \quad \text{e} \quad V_{CE} = V_{CE_{SAT}}$$



lo sono in una situazione uguale!  
 $\Rightarrow$  Questo il transistor saturo ( $0 \rightarrow 0$ ) la tensione sull'avvolgimento è fissa, dunque lo è anche la corrente  $I_C$ , che è quella dell'avvolgimento!  
 $I_C$  è un parametro di progetto e per approssimare la saturazione basta progettare il circuito d'ingresso ipotizzando che  $I_B > I_C / h_{FE}$

Progetto:

- VAL: note le caratteristiche elettriche dell'avvolgimento (4A-12V), a seconda della  $V_{CE_{SAT}}$  che cambia a seconda delle correnti in gioco io ho subito chiaro il valore di VAL:

$$VAL = V_{OH} + V_{CE_{SAT}}$$

NB  
 Dato prima di VAL in modo da sapere  $V_{CE_{SAT}}$  e poter calcolare VAL

- Scelta del transistor:

devo scegliere uno che mi garantisca la corrente di cui ho bisogno

- Progetto la parte d'ingresso:

garantire che il transistor saturo  $\rightarrow I_B > I_C / h_{FE}$

$$\text{dunque viene } R_b \sim R_b < (V_{OH} - V_{BE_{SAT}}) \frac{1}{I_B} = h_{FE} \cdot (V_{OH} - V_{BE_{SAT}}) \frac{1}{I_C}$$

- Da quel valore è bene non prendere la metà per avere un problema risolto in maniera ingegneristica!!

- (B) se è un MOS è ancora più semplice il tutto perché tecnicamente non serve progettare la resistenza d'ingresso.

Di fatto poi la si introduce ( $\sim 1k\Omega$ ) e così evita che nella commutazione il  $\mu P$  debba farsi piccoli di corrente molto grandi perché i MOS usati sono di potenza, dunque le capacità interne sono grosse.

L'avvolgimento è composto da resistenza + induttanza  $\rightarrow$  quando il driver saturo e si comporta da corto circuito la corrente cresce con andamento esponenziale:

$$\tau = L/R$$

La costante di tempo è un parametro essenziale nel progetto per certe applicazioni! Rischio che la corrente ci metta tanto ad arrivare al regime.

$$V_C(t) = (V_{CO} - V_{OO}) e^{-t/\tau} + V_{OO}$$

$$I_L(t) = (I_{CO} - I_{OO}) e^{-t/\tau} + I_{OO}$$



② SOLENOIDE:

Il solenoide contiene all'interno dell'avvolgimento un nucleo ferromagnetico. In scala diversa rispetto al relay, il suo obiettivo è lo stesso: spostare tale bacchetta che provoca una variazione in determinate e variate zone.


La grandezza del solenoide è ovvio che dipenda dalla grandezza di ciò che deve spostare come grandezza fisica. Il principio di funzionamento è lo stesso dei relays dato che le posizioni di un solenoide sono ON e OFF. Le variazioni oggetti che abbiamo + posizioni bisogna spostarsi ai motori.

③ DC MOTORS:

Costituiti da uno statore (parte fissa) che è composta da magneti che generano il campo; all'interno dello statore vi è un rotore con degli avvolgimenti che, se percorsi da corrente, fanno ruotare il rotore. Se ruotato ci sono una forza contro elettro motrice che tenderà a riportarlo alla condizione di partenza.

Ciò che si fa è creare una serie di avvolgimenti che, molto uno con un collettore e spazzole rotanti, possa controllare la rotazione applicando corrente dove necessario. L'inversione di corrente provoca l'inversione del senso di rotazione.

Per il resto il motore ha uno schema già visto




La fem dipende dalla velocità di rotazione ma anche dalla coppia applicata nella rotazione. Segue che la corrente nell'avvolgimento dipende da tale forza e poiché la tensione ai capi dell'avvolgimento è costante, tanto + opposte è la emf e + è piccola la corrente; essa cambia inoltre anche in funzione del carico applicato!!!

Il pilotaggio di questi dispositivi avviene facendo una corrente  $I_A$  all'avvolgimento e quando quella tensione si localizza ai capi dello stesso. Per quanto detto la corrente non ha problema di essere perché cambia con la velocità di rotazione e con il carico perciò questi motori hanno senso se in qualche modo riesco a controllarla (CARENZA CHIUSA con SENSORI).


Pilotaggi:

• TENSIONE VARIABILE:



Segnale variabile = corrente variabile → non va bene come soluzione perché oltre a dissipare a riposo se il motore è grande le correnti lo sono pure.

• DIGITAL OUTPUTS:



Con un'interfaccia digitale così il motore lavora in 2 condizioni:




Ciò che faccio però è applicare una tensione  $V_A$  a frequenza di switch dell'interruttore superiore alla frequenza del polo meccanico dello stesso che quindi assume comportamento da LPF → vede solo il valore medio!

Se poi con la tecnica del PWM vario il duty cycle della onda che controlla l'interruttore varia di conseguenza il valore medio del segnale applicato ai capi del motore. Possò così variare la tensione sull'avvolgimento e pilotare il motore in modo continuo anche con un pilot. che di base lavora ON-OFF. Il vantaggio è anche energetico!!!

Raddoppiando l'alimentazione può usare il motore in due quadranti (↻ e ↺): basta che si giri la corrente.

1.2 →



CONFIGURAZIONE HALF-H BRIDGE

Ha l'inconveniente di dover avere 2 alimentazioni


→ Esistono anche modalità di applicazione "HALF-STEPPER" in cui raddoppio la risoluzione del motore semplicemente pilotando insieme le due fasi  $\Phi_A$  e  $\Phi_B$  se in un 4 poli la risoluzione FULL-STEPPER era di  $90^\circ$  (●), nello stesso motore ma HALF-STEPPER trovo le posizioni intermedie, dunque risoluzione di  $45^\circ$  (○). Il pilotaggio half stepper si ottiene alternando l'accensione di una fase (raggiungo i quarti) e due fasi (raggiungo gli ottavi).

! HALF-STEP nelle fasi in cui pilota  $\Phi_A$  e  $\Phi_B$  insieme crea una coppia doppia rispetto a quando c'è solo  $\Phi_A$  (o  $\Phi_B$ ). La coppia è variabile e in certi casi mi va bene, in altri no.

La tecnica + evoluta è quella del "4 STEPPING" che in base alla quantità di corrente che lavora negli avvolgimenti consente di fare ottenere risoluzioni migliori!

→ Se ora però vogliamo avere sempre 2 avvolgimenti, senza lavorare in 4 STEPPING, posso ottenere risoluzioni + bene di  $45^\circ$  inquadro + di 8 poli per fare un giro completo? Sì, si usa la tecnica del "BIPOLAR STEPPER":

Il rotore è composto da una stella a 5 punte (NORD) applicata ad un'altra stella a 5 punte (SUD). Per la minima riluttanza ho un nord e un sud vicini davanti allo statore e poi ogni altro nord e sud sono a metà strada!




Ogni 4 step (corrente dritta su A, dritta su B, inversa su A, inversa su B) il movimento è uguale a:

$$360 : 5 \text{ poli} : 4 \text{ step} = 18^\circ$$

⇒ se aumento i poli aumento la risoluzione!!

Nel bipolar stepper (TWO-PHASE-ON) dei due avvolgimenti attivi solo una alla volta viene invertita!




BIPOLAR STEPPER

Cambiano l'ordine con cui pilota le correnti fa cambiare giro al motore!

Ho un problema però: per farlo funzionare la corrente deve andare prima in un verso e poi nell'altro. Questo vuol dire tornare alla situazione in cui ho di nuovo due alimentazioni

→ Utilizzando la tecnica degli "UNIPOLAR STEPPER" la corrente non cambia verso!

L'unico modo per operare con i motori a 5 punte partendo dalla stessa struttura è mettere due avvolgimenti avvolti in sensi opposti in modo che in base a quale attivo, iniettando un modo comune, ottengo una rotazione da una parte o dall'altra. Faccio lo stesso nel secondo avvolgimento e ho risolto!



! l'unipolare lo riconosco xk ha 5 morsetti che escono (4 in comune), il bipolare solo i 4.