



appunti
www.centroappunti.it

Corso Luigi Einaudi, 55 - Torino

Appunti universitari

Tesi di laurea

Cartoleria e cancelleria

Stampa file e fotocopie

Print on demand

Rilegature

NUMERO: 1797A -

ANNO: 2015

APPUNTI

STUDENTE: Massara Andrea

MATERIA: Algoritmi e calcolatori, Riassunto - prof. Prinetto

Il presente lavoro nasce dall'impegno dell'autore ed è distribuito in accordo con il Centro Appunti.

Tutti i diritti sono riservati. È vietata qualsiasi riproduzione, copia totale o parziale, dei contenuti inseriti nel presente volume, ivi inclusa la memorizzazione, rielaborazione, diffusione o distribuzione dei contenuti stessi mediante qualunque supporto magnetico o cartaceo, piattaforma tecnologica o rete telematica, senza previa autorizzazione scritta dell'autore.

ATTENZIONE: QUESTI APPUNTI SONO FATTI DA STUDENTI E NON SONO STATI VISIONATI DAL DOCENTE.
IL NOME DEL PROFESSORE, SERVE SOLO PER IDENTIFICARE IL CORSO.

SYSTEMS: DEFINITION AND TAXONOMIES

- Sistemi: entità interagente con altre entità e con il mondo circostante
- System Boundary: frontiera comune tra sistema e il suo ambiente

Proprietà del sistema:

- Funzionalità
- Performance
- Affidabilità e sicurezza →
 - Consente l'affidabilità del sistema redondo
 - degrado di fiducia
 - libero da pericolo
- Costi

INTRODUCTION TO ADTs

La programmazione è un processo creativo che consiste nel dare istruzioni ad un computer. Il programma è l'insieme delle istruzioni. Esistono vari paradigmi di programmazione, tra cui:

- Procedurale: Algoritmi + dati

TIPI DI DATO:

Formati standard che possono contenere determinati tipi di valori o dati

STRUTTURE DATO:

Modo particolare di organizzare e memorizzare dati in modo efficiente

→ ADT: Abstract data types

Modello formale che definisce:

- struttura dati

- set di operatori che ad essa possono essere applicati (creazione, manipolazione,...)

Esempi di ADT:
• Coda (queues): inserimento di nuovi elementi avvenuto dal fondo e le estrazioni dall'inizio

↳ FIFO! ↳ OPERAZIONI:

- create
- delete
- front
- is-empty

• Pila (stacks): inserimento ed estrazione avvenuto dalla cima (top)

↳ LIFO ↳ OPERAZIONI:

- create
- delete
- top
- is-empty

- dequeue
- make-empty
- enqueue
- push

ALGORITMI DI ORDINAMENTO

Algoritmi miranti a disporre gli elementi secondo una sequenza stabilita da una relazione d'ordine in modo che ogni elemento sia $>$ / $<$ di quello che lo segue

Problema: vettore di n elementi in serie crescente

Input: " " " "

Output: " " " " ordinato

Ipotisi:

- non occupare spazio aggiuntivo

- si può accedere ad un generico elemento del vettore in un tempo $O(1)$

- gli elementi del vettore possono avere strutture e regole ordinate secondo una chiave

La complessità dell'algoritmo è valutata in funzione di due parametri:

- # confronti
- # scambi

NON ESISTE un algoritmo di ordinamento con complessità minore di $O(n \log n)$

Parliamo di **STABILITÀ** se un algoritmo conserva l'ordine originale degli elementi con uguali chiavi.

Parliamo di **IN PLACE** se l'algoritmo non crea copie del vettore per ordinarlo

Dividiamo gli algoritmi in:

- ITERATIVI
- RICORSIVI

ALGORITMI ITERATIVI

- ① • Insertion sort:
- 1) Divide il vettore input in 2 parti 
 - 2) Prende il 1° elemento della parte non ordinata e lo colloca nel posto giusto
 - 3) Inizialmente la parte ordinata contiene solo il 1° elemento


All' i -esimo passo si inserisce l' i -esimo elemento nel vettore nella posizione corretta tra gli $(i-1)$ elementi già ordinati.

Per individuare la "posizione giusta" in cui inserire l'elemento $x[i]$ si opera così:

- si salva $x[i]$ in una variabile temporanea t
- si confronta t con gli $(i-1)$ elementi ordinati
- si spostano tutti gli elementi di una posizione a dx

Complessità: il caso peggiore si ha quando l' i -esimo elemento t è il più piccolo tra quelli già ordinati. In tal caso il # dei confronti è $O(\frac{n^2}{2})$. Il migliore è quando il vettore è già ordinato. # confronti $(n-1)$

- ② • Selection sort:

- 1) Divide il vettore input in 2 parti 
- 2) Si prende il minimo della parte non ordinata e lo si somiglia con il primo della parte non ordinata

Complessità: il # di confronti non dipende dal contenuto del vettore ed è pari a $O(\frac{n^2}{2})$

- il # di scambi è $(n-1)$

Conviene quando il costo dello scambio è maggiore di quello del confronto

La scelta del pivot influenza fortemente la convergenza del metodo:

- elemento di mezzo: scelta migliore per vettore ordinato, nulla media per vettore non ordinato
- elemento casuale: migliora nel caso di vettore mediamente ordinato. Si fa un significativo miglioramento se il vettore è completamente disordinato
- 1° o ultimo elemento: partizioni buone, ma degradano in caso di vettore già ordinato

Complexità: La complessità dipende dal pivot ma se sceglio l'elemento in mezzo:

$$T(m) = m + 2T\left(\frac{m}{2}\right) \text{ con } m \geq 1$$

quindi

$$T(m) = O(m \log m)$$

ALGORITMI A CONFRONTO

	# cgn (peggiore)	# cgn (medio)	# cgn (mejor)	# scambi (peggiore)	# scambi (medio)	# scambi (mejor)
INSERTION	$m^2/2$	$m^2/4$	m	$m^2/2$	$m^2/8$	\emptyset
SELECTION	$m^2/2$	$m^2/2$	$m^2/2$	m	m	\emptyset
BUBBLE	$m^2/2$	$m^2/2$	m	$m^2/2$	$m^2/2$	\emptyset
MERGE	$m \log m$	$m \log m$	$m \log m$	$m \log m$	$m \log m$	\emptyset
SORT	m^2	$m \log m$	$m \log m$	$m \log m$	$m \log m$	\emptyset

LISTE

= Sequenza di zero o più elementi dello stesso tipo

$m=0 \rightarrow$ lista vuota

a_1 (=primo elemento) \rightarrow testa, "head"

a_m (=ultimo elemento) \rightarrow coda, "tail"

$\text{eol}(L) \rightarrow$ end of list, elemento dopo l'ultimo elemento

Operazioni nelle liste:

- Insert(x, p, L)
- Delete(p, L)
- Locate(x, p, L) (ritorna la prima occorrenza di x dopo la posizione p .)
- Retrieve(p, L)
- Next/Previous(p, L)
- Makemult(L)
- First(L)

③ Implementazione tramite indici:

Utile per linguaggi privi di puntatori. Con questo metodo simula il loro comportamento attraverso record che contengono la posizione nel vettore dell'elemento successivo

Occorre agire su lista delle posizioni libere (free list), utilizzando due variabili aggiuntive:

- una per l'indice della cella che contiene il lo^{o} elemento della lista
- una per l'indice della prima cella della free list

LISTE DOPOIE

- Con puntatore doppio questo stesso struttura la lista nei 2 sensi di percorrenza si utile avere due puntatori da ogni elemento: uno per il precedente e uno per il successivo

Ergo: è necessario avere due puntatori esterni, uno header e uno tail



- Circolari: liste in cui l'ultimo elemento punta al primo

Esistono poi le liste multiple in cui ogni elemento contiene più puntatori

ALBERI (TREES)

Particolare tipo di ABT utilizzato per memorizzazione un insieme di elementi tra i quali sia possibile stabilire una relazione gerarchica

Formalmente è una coppia ordinata (V, E) di insiem^{vettori}, dove V è finito e non vuoto e contiene

R prim^o è detto "RADICE" → oggetti (modi) tra i quali esiste una relazione parentela; mentre E è l'insieme degli archi che collegano i modi. I modi che non hanno figli sono detti FOGLIE

→ si dice cammino l'insieme dei nodi legati dalla relazione padre-figlio che collega due stessi modi! In tal caso se esiste un cammino tra A e B allora A è ascendente di B come B è discendente di A.

Un teorema espone l'unicità del cammino tra A e B se esiste! Più cammini = arabi!

- Profondità: lunghezza dell'unico cammino esistente fra radice e modo
- Altezza: lunghezza del massimo cammino da quel nodo ad una foglia. Altezza di un albero è l'altezza della radice



Se tutte le foglie hanno stessa profondità e l'altezza dell'albero è H allora vale:

$$p(i) + h(i) = H$$

- Grado: # di discendenti diretti di quel modo. Il grado dell'albero è il max grado dei suoi modi
- Ordine: solitamente i figli si ordinano da sx a dx

③ Rappresentazione tramite liste multiple:

Ogni elemento contiene 2 puntatori: uno al figlio più a sx e uno al fratello più a dx



Vantaggi e svantaggi: - risulta disagevole determinare il padre

ALBERI BINARI


Alberi di grado 2 privi tali che ogni nodo può avere:

- 0 figli
- un figlio dx
- un figlio sx
- un figlio dx e uno sx

Regola fondamentale: se A e B sono fratelli allora tutti figli di A sono alla sx di tutti i figli di B

Regola pratica: dato un nodo m per trovare i nodi alla sua sx basta percorrere il cammino da m alla radice; tutti nodi che si dipartono dalla sx (con discendenti eventualmente) sono alla sx di m

Analogamente per la dx





Nota: qualche albero si trasformabile in un albero binario equivalente e viceversa

- Trasformazione normale → binario: per ogni nodo, si collegano tutti i figli di tale nodo. Poi si cancellano tutti i rami dal nodo in esame verso i figli, fatta eccezione per quello con il figlio + o -

② Tramite liste multiple:

Ogni record contiene, oltre all'i-esimo nodo, anche i puntatori ai suoi due figli



VISITA DI UN ALBERO BINARIO

Si intende la visita di tutti i nodi dell'albero

① Visita preordine: Prima la radice, poi il sottoalbero di sx, poi quello di dx. In pratica, il padre prima di tutti i figli

Disegno una linea attorno all'albero, comincio in senso orario e scrivo il modo la prima volta che lo incontro



1 2 4 8 5 9 10 3 6 7 11 12

② Visita inordine: Prima il sottoalbero di sx, poi radice e poi albero di dx. In pratica il padre dopo il figlio sx ma prima del dx

Disegno una linea, percorrerla in senso orario e scrivo il nodo la II volta che lo incontro



8 4 2 9 5 10 1 6 3 11 7 12

③ Visita postordine: Prima sottoalbero di sx, poi quello di dx e poi radice. In pratica il padre dopo tutti i figli

Disegno la linea, la percorro in senso orario e scrivo il nodo l'ultima volta che lo incontro



8 4 9 10 5 2 6 11 12 7 3 1


SEARCH TREES

Anche detti BST. Ogni nodo contiene un elemento x dell'insieme che:

- tutti gli elementi memorizzati nel suo sottoalbero sx hanno chiave $< x.key$
- tutti gli elementi memorizzati " " " " dx " " chiave $> x.key$

\rightarrow Una visita in ordine formisce tutti gli elementi in ordine crescente!

Per un determinato insieme usiamo + BST



Le possibili operazioni definibili su BST sono le stesse dei dizionari

I BST facilitano le ricerche:

- se $x.key < n.key$: x è sicuramente a sx di n
- se $x.key = n.key$: x coincide con n
- se $x.key > n.key$: x è sicuramente a dx di n

La ricerca di un dato comporta al più un $\log_2 n$ confronti pari all'altezza dell'albero


④ Inserimento di nuovi elementi:

Se una chiave da inserire comunque non esiste: si crea un nuovo nodo e lo si aggiunge come figlio dell'ultimo nodo visitato dalla ricerca

Hp 10?



- Inserimento corale = possibile bilanciamento dell'albero
Lo se l'inserimento avviene con ordine (crescente o decrescente) l'albero diventa un elenco



⑤ cancellazione di un elemento:


- Elemento senza figli: lo cancello e basta



- Elemento con un figlio: elimino l'elemento e lo sostituisco con l'unico figlio



- Elemento con due figli: elimino l'elemento e lo sostituisco con il modo + ai dx del sottoalbero di sx o con quello + sx del sottoalbero di dx



- Implementazione:

$$a = b \quad b = a + b$$

- Estensione del teorema di Boole:

$\forall f: B^m \rightarrow B$ tale che $f(x_1, x_2, \dots, x_m)$ allora

$$f(x_1, x_2, \dots, x_m) = x_1 \cdot f(0, x_2, \dots, x_m) + x_1 \cdot f(1, x_2, \dots, x_m)$$

- Regola di cancellazione:

$$x + y = x + z \quad \text{con } y = z \quad \underline{\underline{\text{No!}}} \quad \text{Non vale in algebra booleana.}$$


PORTE LOGICHE

① NOT

x, \bar{x} oppure $\text{not}(x)$:

$$\begin{array}{l} 0' = 1 \\ 1' = 0 \end{array}$$

x	\bar{x}
0	1
1	0



② AND

$x \cdot y, xy$ oppure $\text{and}(x,y)$:

x	y	$x \cdot y$
0	1	0
0	0	0
1	1	1
1	0	0




Teoremi:

$$\begin{aligned} x \cdot 0 &= 0 \\ x \cdot 1 &= x \\ x \cdot x &= x \\ x \cdot x' &= 0 \\ x \cdot y &= y \cdot x \\ x \cdot y \cdot z &= (x \cdot y) \cdot z = x \cdot (y \cdot z) \end{aligned}$$

③ OR

$x + y$ oppure $\text{or}(x,y)$:

x	y	$x + y$
0	0	0
0	1	1
1	0	1
1	1	1




Teoremi:

$$\begin{aligned} x + 0 &= x \\ x + 1 &= 1 \\ x + x &= x \\ x + x' &= 1 \\ x + y &= y + x \\ x + y + z &= (x + y) + z = x + (y + z) \end{aligned}$$

④ NAND

$\text{nand}(x, y)$

x	y	$\text{nand}(x, y)$
0	0	1
0	1	1
1	0	1
1	1	0



Teoremi:

$$\begin{aligned} \text{nand}(x, 0) &= 1 \\ \text{nand}(x, 1) &= x' \\ \text{nand}(x, x) &= x' \\ \text{nand}(x, x') &= 1 \\ \text{nand}(x, y) &= \text{nand}(y, x) \end{aligned}$$

RAPPRESENTAZIONI DI FUNZIONI BOOLEANE

Serve a minimizzare le funzioni con funzioni equivalenti per ridurre i costi

- Tavole della verità:

x	y	$f(x,y)$
0	0	---
0	1	---
1	0	---
1	1	---

- Mappe di Karnaugh

x	0	1
0	---	---
1	---	---

2 INPUT

a,b	00	01	11	10
00	--	--	--	--
01	--	--	--	--
11	--	--	--	--
10	--	--	--	--

4 INPUT

ab	00	01	11	10
c	---	---	---	---
0	---	---	---	---
1	---	---	---	---

3 INPUT

c	0	1		
ab	00	01	11	10
de	---	---	---	---
00	---	---	---	---
01	---	---	---	---
11	---	---	---	---
10	---	---	---	---

5 INPUT

BOOLEAN FUNCTIONS IN CIRCUITS DESIGN

Funzione completamente specificata se $dcS(f) = \emptyset$, altrimenti incompletamente specificata
Come rappresento le funzioni?


Rappresento sui K-cubelli i vertici in cui la funzione assume valore "1", utilizzando spigoli, vertici e facce ne scriviamo l'espressione in modo da renderla più facile possibile

Dalla funzione al circuito...

OPERAZIONE	PONTE LOGICA
Somma	OR
prodotto	AND
complemento	NOT

Si cerca poi di applicare i teoremi per semplificare ulteriormente il circuito al fine di abbattere il più possibile i costi.

SINTESI MANUALE DI CIRCUITI LOGICO-COMBINATORI



- Somma completa: rappresentazione di una funzione come la somma di tutti i suoi implicanti principali
- Funzione di copertura: funzione che include tutti i vertici "i" e meno di " ϕ "


COVER	DN3	DCS	OF3

- Copertura non ridondante: se è solo se eliminando un qualcuno dei suoi elementi non ha più la copertura (somma di implicanti principali essenziali)
- Somma a costo minimo: se è somma di implicanti principali
- Minimizzazione di output multipli: lavorando con t funzioni contemporaneamente cerca di usare implicanti comuni per ridurre spazio e costi

② MULTIPLEXER

Blocco combinatorio capace di fornire l'uscita al valore di uno dei suoi input in base ai segnali di controllo


- 2^k INPUTS
- 1 CONTROLLO DI INPUT (da k bit)
- 1 OUTPUT



③ DEMULTIPLEXER

Blocco combinatorio capace di fornire il valore di uscita dei suoi output a partire da quello degli input secondo i controlli

- 1 INPUT
- 1 CONTROLLO DI INPUT (da k bit)
- 2^k OUTPUT




Il demultiplexer soffre di un ritardo intorno di trasmissione

⑦ CONTATORE DI UNI

1 INPUT (m bit)

1 OUTPUT (m bit) dove $m = \log_2(m+1)$

Conta # di uni in ingresso



⑧ ROM


Read only memory

1 INPUT (k bit)

1 OUTPUT (m bit)


2^k CELLE (m bit ciascuna) per memorizzare i dati

In output ha il valore memorizzato nella cella J , con j valore dell'input




⑨ ALU

Arithmetic Logic unit: compie operazioni logiche o aritmetiche su due operandi di m-bit, sotto il controllo di un segnale



OTTIMIZZAZIONI DI BLOCCHI RT


(I)




=




(II)




=




(III)




=




(IV)



=




(V)




=




(VI)



=




(VII)




=

MSB (most significant bit considerando x in CAL)

(VIII)



=



(2) IBM LS50 D-LATCH

Modifica di un D-Latch adottato dalla IBM

(3) SR LATCH (set-reset)

È considerato il blocco elementare per la costruzione e implementazione di circuiti sequenziali sincroni.

Ci sono:

2 INPUT (set e reset)


2 OUTPUT (Q e QN , tale che $QN = Q'$)



Nelle quattro combinazioni di S e R:

- Una forza $Q \cdot QN = 0 \cdot 1 \rightarrow$ RESET
- Una forza $Q \cdot QN = 1 \cdot 0 \rightarrow$ SET
- Una forza Q e QN invertiti
- Una è proibita

NAND IMPLEMENTATION:



		SR		$QN = Q' \text{ NO!}$
Q ₋₁	Q	00	01	
0	1	1	0	0
1	1	1	0	1

(KARNAUGH)

S	R	Q	QN
0	0	1	0
0	1	1	0
1	0	0	1
1	1	Q ₋₁	QN ₋₁

(CHARACTERISTIC TABLE)

Q ₋₁ → Q	S	R
0 → 0	1	-
0 → 1	0	1
1 → 0	1	0
1 → 1	-	1

(TRANSITION TABLE)

NOR IMPLEMENTATION:



		SR		$QN = Q' \text{ NO!}$
Q ₋₁	Q	00	01	
0	0	1	0	0
1	1	1	0	1

(KARNAUGH)


S	R	Q	QN
0	0	Q ₋₁	QN ₋₁
0	1	1	0
1	0	0	1
1	1	Q	0

(CHARACTERISTIC TABLE)

Q ₋₁ → Q	S	R
0 → 0	-	0
0 → 1	0	1
1 → 0	1	0
1 → 1	-	1

(TRANSITION TABLE)


① T FLIP-FLOP



T	Q	QN
0	Q-0	Q _N -1
0	Q-1	Q _N -0
1	Q _N -1	Q-1

Q ₋₁	Q	T
0-0	0	0
0-0	1	1
1-0	1	1
1-0	0	0
-00	?	?
-01	?	?

È possibile implementare un T a partire da un JK.




BLOCCHI SEQUENZIALI A LIVELLO RT

① REGISTER

Un registro a m-bit è un blocco sequenziale capace di memorizzare operazioni

- quali:
- orario completo
 - inverso completo
 - caricamento parallelo di dati m-bit
 - memorizzazione dati



② COUNTER

Ci sono due tipi di contatori:

- UP-DOWN Modulo m COUNTERS
- 1 TO m UP COUNTERS


Noi vedremo solo il UP-DOWN Modulo m COUNTER, che è come un registro a m-bit ma può anche incrementare o decrementare il modulo del dato memorizzato.

Ogni contatore si caratterizza dal suo modulo come massimo numero m di diverse configurazioni di usita che può assumere.

Tale m deve essere minore o uguale di 2^{FF} e un contatore di modulo m fornisce valori compresi tra 0 e m-1

6 PULSE GENERATOR

Blocco sequenziale capace di generare un impulso pari all'ampiezza del periodo del CLK ogni volta che in ingresso è rilevato un fronte di livello.



7 RAM

- Due tipi di RAM:
 - porta singola
 - porta doppia

Porta singola:

Una RAM a porta singola di m bit è un blocco sequenziale.

- che:
- seleziona una delle nve m posizioni e ci memorizza un dato di mbit
 - " " " " " " " me l'asse il contenuto
 - memorizza dati



Porta doppia:




Una volta ottenuta la STU minimizzata è conveniente trasferire i risultati in modo tabulare con STT oppure PGT. Ambidue hanno:

- $\# \text{ righe} = \# \text{ colonne}$ (una riga per stato)
- $\# \text{ colonne} = 2^{\# PI}$ (tante colonne quante le possibili combinazioni)


STT

La cella (i,j) memorizza il valore dello stato successivo K dello stato i quando il PI assume valore j



PGT

La cella (i,j) memorizza il valore del PO quando la macchina è allo stato i e il PI assume valore j



→ Poniamo ora di separare di reset e ritato di reset:

Lo stato di reset dunque deve essere chiaramente univocamente identificato




Quando aggiunto forza a Ø l'usita ma non è necessario implicare che PO's vanno a Ø siccome questo dipende dalla struttura della rete delle PO

STATE MINIMIZATION

Via volta terminato il STU e/o la STT si cercano stati equivalenti e li fondono/cancelliamo

Stati equivalenti: 2 stati sono equivalenti se e solo se entrambi producono stessi output e formano gli stessi stati successivi. Ma non faccio degli input



Via volta trovati stati equivalenti si procede in 2 modi:

- o cancello A o B e ricollogo tutti gli archi di quello eliminato all'altro
- o fido A e B in un unico stato ed elimino gli stati ridondanti

MEMORY DEVICES

SRAM:

- Dimensioni della cella (±)
- Scalabilità (±)
- Tempo di accesso (±)
- Potenza di consumo (±)
- Durata (±)
- Rifiuto dati (±)
- È volatile
- Costi di produzione (±)

Le celle composte da flip-flop e connesi alla linea bit con 2 transistor

Quando la cella memorizza un bit, essa mantiene il valore finché il valore opposto non è scritto nella cella

DRAM:

- Dimensioni della cella (±)
- Scalabilità (±)
- Tempo di accesso (±)
- Potenza di consumo (±)
- Durata (±)
- Rifiuto dati (±)
- È volatile
- Costi di produzione (±)

Dynamic RAM che memorizza ogni bit usando un transistor come switch per controllare o scaricare la capacità

FLASH:

- Dimensioni della cella (±)
- Scalabilità (±)
- Tempo di accesso (±)
- Potenza di consumo (±)
- Durata (±)
- Rifiuto dati (±)
- Non è volatile
- Costi di produzione (±)

Ne esistono 2 tipi (NAND e NOR)


* NOR → Accede random alle celle; la lettura è veloce; scrive e cancella lentamente; usata maggiormente per memorizzare varie e squilibrate in sistemi embedded

* NAND → Legge e scrive molto velocemente; alta densità; buon costo di memorizzazione dati; buon consumo; usata maggiormente per memorizzare alte quantità di dati

ROM:

- Read only memory (ROM)
- Erasable, Programmable Read only memory (EPROM)
- Electrically Erasable, programmable Read only memory (EEPROM)

Basic CPU architectures:



Registers:

- ogni processore ne contiene un set
- chiamiamo dimensione del registro il n. di bit del parallelismo del processore

Tali registri sono classificati in:

- registri di "general purpose":

accessibili dal programmatore e usati per soluz. dati e/o operandi per le istruzioni.

A loro volta si dividono in registri fixed e floating point


- registri di "specialized purpose":

Hanno scopi specifici nelle operazioni del processore, tipo:

- INSTRUCTION REGISTER (IR): contiene l'ultima istruzione di fetch
- MEMORY ADDRESS REGISTER (MAR): contiene l'indirizzo a cui il processore sta attualmente accedendo
- MEMORY DATA REGISTER (MDR): contiene il dato letto o da scrivere in memoria
- STACK POINTER (SP): designa la posizione di memoria da usare come "stack"
- STATUS REGISTER (SR): contiene info circa lo stato di esecuzione del processore
- PROGRAM COUNTER (PC): contiene indirizzi memorizzati per leggere le istruzioni

Sotto sistemi di memoria:

Esistono queste hierarchie nelle memorie:



Il sistema operativo dunque è un insieme di programmi che:

- schedulano i processi di esecuzione
- monitorano le risorse
- gestiscono archiviazione e accesso ai file

Al fine di lavorare in multitasking e multiprogrammazione il SO lavora in modi diversi, cioè in "Utente" ne ci sono limitazioni di protezione, "Supervisione" senza alcuna limitazione.


Ciò perché un SO deve:

- ① • GESTIRE I PROCESSI
- ② • " LA MEMORIA
- ③ • " LA CPU

PIPELINES


La pipeline è l'equivalente elettronico della catena di montaggio, poiché vede parallelo un processo che era originariamente sequenziale al fine di ottimizzare il tempo.

Dunque avendo in parallelo fasi diverse sullo stesso flusso di dati.



Come visto nei processori, l'esecuzione di un'istruzione si divide in 4 fasi:

- ① **FETCH**: carica l'istruzione dalla memoria
- ② **DECODE**: decodifica l'istruzione e carica gli operandi corrispondenti
- ③ **OPERATE**: esecuzione dell'operazione
- ④ **WRITE**: scrittura del risultato



Colpo di CLK 1 2 3 4 5 6 7 8

I₁ F D O W

I₂ F D O W

I₃ F D O W

I₄ F D O W

Via pipeline è detta "piena" o "a regime" e ogni istruzione richiede K colpi di clock ma ad ogni periodo del clock viene completata un'istruzione

Le istruzioni più saltate sono potenzialmente dannose per la pipeline perché interrompono il normale flusso di esecuzione sequenziale.
Per attenuare gli effetti negativi che derivano dalla pipeline a salti si può anche qui utilizzare:

④ TECNICHE HARDWARE

- Possono limitarsi a ritrovare i salti e ridurre la pipeline dalle istruzioni erroneamente caricate
- Possono implementare tecniche + sofisticate che di fatto da il salto sia codificato o incodificato

SALTI INCONDIZIONATI: La fetch riconosce un salto incodificato e procede alla decodifica dell'istruzione per caricare, nella coda istruzioni, l'istruzione destinatrice del salto (BRANCH FOLDING)

SALTI CONDIZIONATI: Bisogna attendere che venga eseguita l'istruzione prima del salto per sapere se il salto vado eseguito o no. Nel frattempo la coda viene caricata sequenzialmente e se eseguo il salto vorrei dire che alcune istruzioni subiscono un ritardo (BRANCH DELAY SLOT)

Punto debole: La fetch di un'unità di previsione nel fatto che il salto venga eseguito o no al fine di ridurre la penalizzazione di ritardo del salto stesso.

Se la previsione è positiva carica dalla a partire dalla istruzione di destinazione, altrimenti continua a caricare le istruzioni successive al salto.

Dopotutto si verifica la correttezza della previsione e in caso si rovina la pipeline e per forza bisogna preventivamente avvertire il processore

Ci sono 2 previsioni:

- ① **STATICA:** Il compilatore codifica nelle istruzioni di salto stessa la predizione
- ② **DINAMICA:** A ogni istruzione di salto codificato sono associati uno o due flag che indicano la previsione

⑤ TECNICHE SOFTWARE:

basate su istruzioni NOP o, partire dal compilatore e sulla riorganizzazione del codice che mira a garantire che nell'intervallo di ritardo del salto vi siano delle istruzioni NOP e delle istruzioni che vanno comunque eseguite


GRAFI - INTRODUZIONE & DEFINIZIONI

Il grafo permette di rappresentare le relazioni fra gli oggetti:
gli oggetti sono vertici, le linee che collegano i vertici es relazioni fra uni

Si definisce "GRAFO" via coppia ordinata (V, E) di insiemi:

- V è un insieme finito e non vuoto di oggetti, detti nodi o vertici
- E " " di archi o spigoli, collegamento di nodi

$$\rightarrow |V| = \# \text{ vertici}$$




$$\rightarrow |E| = \# \text{ archi}$$

Quando gli archi sono orientati, ossia hanno una direzione, il grafo si dice orientato.


NON ()
O Viceversa se non è orientato è rappresentato per mezzo di una coppia di vertici $e = \{v_1, v_2\}$, dove
R v_1 e v_2 sono detti "adiacenti" e l'arco è "incidente" su di entrambi.
I Sono ormai archi incidenti su vertici coincidenti e sono detti "CAPPI" ()
E ()
N

Quando invece il grafo è disgiunto si dice che è




- v_1 è la **TESTA** di e
- v_2 è la **TESTA** di e
- v_1 è **PREDECESSORE** di v_2
- v_2 è **SUCCESSIONE** di v_1
- v_1 è **ADJACENTE** a v_2
- v_2 è " " a v_1
- e è **INCIDENTE DA** v_1
- e è " **INCIDENTE A** v_2

Quando un grafo collega due nodi per mezzo di + archi stiamo parlando di un "MULTIGRAFO"



GRAFO SEMPLICE: non contiene coppi

GRAFO COMPLETO: se l'insieme E di un grafo semplice contiene tutte le possibili coppie



- Il generico $K_{|V|}$ avrà $|V| \cdot (|V|-1)$ spigoli se il grafo è orientato

- " " $K_{|V|}$ " $\frac{|V| \cdot (|V|-1)}{2}$ " " " " non orientato

GRADO O VALENZA: $d(v)$ è il #di archi incidenti al nodo v .

Esistono poi grado di massimo ($\bar{d}^+(v)$) e di uscita ($\bar{d}^-(v)$)

GRAFO REGOLARE: grafo in cui tutti i nodi formano lo stesso grafo "re"


(Un grafo semplice $K_{|V|}$ è regolare di grado $|V|-1$)

(" " " completo $K_{|V|}$ è regolare di grado $|V|$)

→ Non pesato: insieme ad un grafo non pesato di dimensioni $|V| \times |V|$ dove il generico a_{ij} vale:

- 1 se $(v_i, v_j) \in E$

- 0 altrimenti




$$A = \begin{pmatrix} 0 & 1 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 1 & 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 1 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & 1 & 1 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 \end{pmatrix}$$

② LISTE DI ADIACENZA

Usate quando si vogliono avere informazioni sugli archi esistenti

- per i grafi NON ORIENTATI: a ogni vertice si memorizza la lista dei vertici adiacenti
- " " " ORIENTATI: a vertice si memorizza la lista dei successori

→ Non orientato:



$1 \rightarrow 2 \rightarrow 3 \bullet$

$2 \rightarrow 1 \rightarrow 3 \rightarrow 4 \rightarrow 6 \bullet$

$3 \rightarrow 1 \rightarrow 2 \rightarrow 4 \rightarrow 6 \rightarrow 7 \bullet$

$4 \rightarrow 2 \rightarrow 3 \rightarrow 6 \bullet$


$5 \rightarrow 6 \bullet$

$6 \rightarrow 3 \rightarrow 4 \rightarrow 5 \rightarrow 7 \rightarrow 8 \bullet$

$7 \rightarrow 6 \bullet$

'Non vuol dire necessariamente che 2 e 3 siano collegati!'

→ Orientato:



$1 \rightarrow 2 \ 25 \bullet$

$2 \rightarrow 3 \ 10 \rightarrow 4 \ 19 \bullet$

$3 \rightarrow 1 \ 16 \rightarrow 4 \ 16 \bullet$

$4 \rightarrow 3 \ 6 \rightarrow 2 \ 18 \bullet$

$5 \bullet$

$6 \rightarrow 4 \ 32 \rightarrow 5 \ 11 \rightarrow 7 \ 14 \bullet$

$7 \rightarrow 6 \ 11 \bullet$

TEOREMA: L'algoritmo di visita in ampiezza permette di visitare tutti i vertici del grafo se e solo se questo è connesso

② VISITA IN PROFONDITÀ (Depth First)

Tra i vari vertici visitati per il proseguimento della ricerca viene sempre scelto quello visitato più di recente.

Al generico punto, appena visitato il nodo k si cerca un nodo non ancora esaminato e adiacente a k ; se esiste un tale nodo ℓ la visita prosegue altrimenti si ritorna al nodo j , da cui si era partiti per arrivare a k e si cercano nodi adiacenti a j e non ancora visitati e così via.




È possibile implementare la visita in profondità in modo iterativo come per l'ampiezza, però con uno stack!

Inizialmente lo stack contiene solo la "3", nodo iniziale! Se da un generico nodo j che si trova al top dello stack, è possibile raggiungere un nuovo nodo k non ancora visitato, allora k viene inserito in cima dello stack, altrimenti j viene eliminato dallo stack..!

Nodi Visitati: 3 1 2 5 4

Nel caso in cui il grafo sia un albero e il nodo s la radice di uno, allora effettuare una visita in profondità del grafo è equivalente a una visita pre-order dell'albero.



PROFOUNDITÀ: A B C H G I E F

(D è inraggiungibile da A)

AMPIEZZA: A B F C G E I H

(D è inraggiungibile da A)

CAMMINO MINIMO: se qualiasi altro cammino tra 2 vertici ha lunghezza maggiore o uguale.

ALBERO DEI CAMMINI MINIMI: Fixato un vertice s , l'insieme dei cammini minimi tra s e ogni altro vertice da uno raggiungibile è detto albero dei cammini minimi a partire da s .

Algoritmi per la determinazione dell'albero dei cammini minimi:

- Algoritmo basato sulla visita in ampiezza
- Algoritmo operando di Dijkstra (complessità $O(|E| + |V| \cdot \log |V|)$)

Il problema della determinazione dei cammini di costo minimo tra tutte le coppie di vertici di un grafo può essere risolto:

- ripetendo gli algoritmi precedenti $|V|$ volte, facendo coincidere s con tutti i vertici del grafo
- algoritmo di Floyd che impiega una matrice di adiacenza A , il cui generico a_{ij} contiene, alla fine delle iterazioni, la lunghezza del cammino minimo tra V_i e V_j .

ALBERO RICORRENTE: Dato un grafo non orientato, viene definito albero ricorrente quel sottografo che è un albero e contiene tutti i vertici del grafo.

MINIMO ALBERO RICORRENTE: Dato un sottografo G' di un grafo G non orientato e pesato, si definisce peso di G' la somma dei pesi degli archi appartenenti a G' .

Di questi sottografi quello con peso minimo è l'albero ricorrente minimo.
La determinazione di questo albero è quella di:

- Dijkstra - Präm

PSEUDO CODICI

① PREORDER

```
void PreOrder ( nodo x )
{
    if ( x != NULL )
    {
        visita ( x );
        PreOrder ( x->sinistra );
        PreOrder ( x->destra );
        return;
    }
}
```

② INORDER

```
void InOrder ( nodo x )
{
    if ( x == NULL )
        return;
    InOrder ( x->sinistra );
    visita ( x );
    InOrder ( x->destra );
    return;
}
```

③ POSTORDER

```
void PostOrder ( nodo x )
{
    if ( x == NULL )
        return;
    PostOrder ( x->sinistra );
    PostOrder ( x->destra );
    visita ( x );
    return;
}
```

④ MERGE SORT

```
Mergesort ( a[], left, right )
if left < right then
    center ← (left + right) / 2;
    Mergesort ( a, left, center );
    Mergesort ( a, center + 1, right );
    merge ( a, left, center, right )
```

Tale metodo divide (merge) due sequenze ordinate in una ancora ordinata applicando il principio di "divide et impera"!

⑤ FATORIALE (RICORSIVO)

```
double fact ( double n )
{
    double res;
    if ( N == 0 )
        return 1.0;
    sub fact ( N - 1 );
    return N * sub;
```

⑥ FATORIALE (ITERATIVO)

```
double fact ( double n )
{
    tot = 1.0;
    for ( i = 2; i <= n; i++ )
        tot = tot * i;
    return tot;
```

12 BFS (visita in ampiezza)

breath-first (vertex)

{

visit (vertex);

enqueue (vertex); FIFO

while (queue non è vuota)

{

x = dequeue();

for (ogni vertice w adiacente a x e non ancora visitato)

{

visit (w);

enqueue (w);

}

}

}

}

13 DFS (visita in profondità)

depth-first (vertex)

{

visit (vertex); LIFO

for (ogni vertice w adiacente a vertex e non ancora visitato)

depth-first (w);

}

14 DIJKSTRA

S = empty set;

for (tutti i vertici w)

D[i] = C[i,i]

for (i=1; i < m-1; i++)

{

scopri un vertice w in V-S tale che D[w] sia minimo;

inserisci w in S;

for (tutti i vertici v in V-S)

D[v] = min(D[v], D[w] + C[w,v])

}

19 THE KNIGHT TOUR

considerare la scacchiera totalmente bianca

```
void mossa_cavalllo (int x, int y)
```

```
{
```

```
    { (tutta la scacchiera colorata.)
```

```
        exit();
```

```
    if (mossa possibile da (x,y) ad una casella bianca)
```

```
{
```

```
        muovi il cavalllo in (a,b);
```

```
        colora (a,b);
```

```
        mossa_cavalllo (a,b);
```

```
}
```

```
else
```

Torna al 1 step con un'altra mossa possibile;

/* NOTA: L'uniche soluzioni le vorranno già visitate */

```
}
```

20 8 QUEENS

```
void putQueen (row)
```

```
{
```

```
    for (ogni posizione "col" nella riga "row")
```

```
{
```

```
    { (posizione "col" disponibile)
```

```
        { Pianta la regina successiva in posizione "col"; /* nota: riga finita da parametro */
```

```
        if (row < 8)
```

```
            putQueen (row+1);
```

```
        else
```

```
            exit(); /* succede */
```

```
}
```

```
else
```

```
    Tagli la regina dalla posizione (row,col);
```

```
}
```

ESERCIZI ALGORITMI

HAPPE KARNAUCH

- 2-1-002 del 2-1-3 pag. 48

ab	cd	00	01	11	10
cd	00	1	-	0	1
cd	01	0	0	0	-
cd	11	0	1	1	1
cd	10	0	1	1	-

⋮
⋮

Trovare tutti gli implicanti principali ed essenziali

- $\bar{b}\bar{c}\bar{d}$
- $b\bar{c}$ $\rightarrow \bar{b}\bar{c}\bar{d} + b\bar{c} + a\bar{b}c$
- $a\bar{b}c$

- 2-1-002 del 2-1-3 pag. 87

ab	cd	00	01	11	10
cd	00	1	-	0	1
cd	01	0	0	0	-
cd	11	0	1	1	1
cd	10	0	1	1	-

Trovare una copertura non ridondante

Quella dell'esercizio soprainteso lo è

- 2-1-006 del 2-1-3 pag. 111

c	0	1						
ab	00	01	11	10	00	01	11	10
de	00	0	1	0	0	0	0	0
de	01	-	0	0	1	1	0	0
de	11	-	0	0	1	1	0	0
de	10	0	0	0	0	0	1	0

- $a\bar{b}\bar{e}$ $\rightarrow a\bar{b}\bar{e} + \bar{b}e$
- $\bar{b}e$


L'espressione finale non dipende da c né da d!

Copri i des con "1" e trovi che ci sono 2 mappe di equazioni

- 2-1-028 del 2-1-6 pag. 13

Disegnare un full adder di 1 bit che ha:

- 3 INPUTS (a_i, b_i, c_i)
- 2 OUTPUTS (c_{i+1}, s_i)



ab	00	01	11	10
c	00	01	11	10
00	0	1	0	0
01	-	0	1	0
11	-	0	0	1
10	0	0	0	0


mappa o realizza = EXOR(a, b, c)



• 2-1-007 del 2.1.5 pag. 56

Progettare un circuito combinatorio con 4-bit input e 3-bit output che quando riceve x fornisce in uscita $\lceil \text{sqrt}(x) \rceil$

4 bit $\rightarrow 0, \dots, 15$



$x(3)$	$x(2)$	$x(1)$	$x(0)$	00	01	11	10
00	000	010	100	0	4	16	8
01	001	011	100	1	5	13	9
11	010	011	100	3	7	15	11
10	010	011	100	2	8	14	10

	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	0	0	1	1
10	0	0	1	1



	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	1	1	0	0
10	1	1	0	0

	00	01	11	10
00	0	0	0	1
01	1	0	0	1
11	0	1	0	0
10	0	1	0	0

$$\textcircled{1} \quad x(3)x(2)\overline{x(1)} + x(3)\overline{x(1)}$$

$$\textcircled{2} \quad \overline{x(3)}\overline{x(2)}\overline{x(1)} + \overline{x(3)}\overline{x(2)} + x(3)\overline{x(2)}$$

$$\textcircled{3} \quad \overline{x(3)}\overline{x(1)}\overline{x(0)} + \overline{x(3)}\overline{x(1)}x(2) + x(3)\overline{x(1)}x(2)$$




and so on ...

CIRCUITI COMBINATORI CON BLOCCHI RT

- 2.1-029 del 2-1.6 pag. 62

Progettare un dispositivo da connettere a un bus di 12-bits, che forzi a 1 l'uscita se quando:

$$03F < A < 800$$



- 2.1-037 del 2-1.6 pag. 53


Progettare un circuito capace di individuare il vincitore del gioco "mazza"

Ogni partita coinvolge 2 giocatori che:


- danno un m° da 0-5 \rightarrow PLAY
- " " m° " 0-10 \rightarrow TOT

Se $TOT_1 = PLAY_1 + PLAY_2 \rightarrow 1$ vince

Se $TOT_2 = PLAY_1 + PLAY_2 \rightarrow 2$ vince



Devo spiegare quel "divider":



- 2-1-043 dal 2-1-6 pag. 119

3 segnali in input: R_1, R_2, R_3 , uno per ogni riga

4 " " " : C_1, \dots, C_4 " " " colonna

Ogni segnale è attivato quando viene cliccata una chiave alla riga o colonna premuta.

La keyboard deve:


- dare un output di VALID se una sola chiave è premuta
- un codice su 4 bits della chiave premuta

0 0000	1 0001	2 0010	3 0011
4 0100	5 0101	6 0110	7 0111
8 1000	9 1001	*	*
--00	--01	--10	--11

00--

01--

10--




• 2.2-018 del 2.2.3 pag. 72

Progettare un circuito che:

- abbia input X
- un segnale di CLK
- un output Z, raggiunto per un ciclo di clock quando in input si rilevano un fronte (salita o discesa)

"01" oppure "10"!





• 2.2-005 del 2.2.3 pag. 89

Voglio trasformare quattro di 4 bit accordo MSB first (Big Endian).

Il circuito da progettare deve avere un output u che è fissato a 1 per un ciclo di clock solo in corrispondenza del n^{th} bit se questi quattro sono un corretto BCD (0-9).

A	B	C	D
2^3	2^2	2^1	2^0



• 2.2-009 del 2.2.3 pag. 18


I dati sono trasmessi secondo il "2 fasi di 3"!

Il trasmettitore codifica ogni dato come 3 identici bit ("i" come "iii")

Non ci sono bit di separazione tra 2 dati

Il ricevente decodifica come:
 "0" quando almeno 2 bit nel gruppo sono "0"
 "1" altrimenti

Progettare un circuito tale che ricevendo questo protocollo in input, in uscita trasmetta come viene inviato un dato



• 2.2-011 del 2.2.3 pag. 102

Progettare un circuito che sia un counter up/down modulo 9.

se $UP \sim DN = 1$ ↑

se $UP \sim DN = 0$ ↓

$UP \sim DN$	0	1	-
0 0 0	1	1	0 0 1
0 0 1	0	0 0 0	1 0 0 0 1
0 1 0	0	0 1 0	1 1 0 1 0
0 1 1	0	1 0 1	0 0 0 1 1
1 0 0	0	1 1 1	0 1 1 0 0
1 0 1	1	0 0 1	1 0 1 0 1
1 1 0	1	0 1 1	1 1 1 1 0
1 1 1	1	1 0 0 0 0	1 1 1
			NS PO

ESEMPI DI SINTESI


- 2.2-010 del 2.2.6 pag. 13

Le sequenze posso essere di qualsiasi lunghezza ma:

- le sequenze di "1" devono avere #di 1 dispari
- " " " " " 0 " " "#di 0 pari

Progettare un circuito tale che per una uscita "Error" sia raggiunta per un ciclo di clock

non appena viene interrotta un'errata di transizione



(vedi dopo la mettiti)


- 2.2-008 del 2.2.6 pag. 13



Trasmetti dati di 3 bit

Ogni dato è preceduto da due bit di Reader "11"


Bisogna progettare un circuito che, per un ciclo di clock, forni

l'uscita 3 quando viene ricevuto un dato che contiene un solo "1"






- 2.2-008 del 2.2-6 pag. 43
(RT-level)



- 2.2-022 dell 2.2-G pag. 65

Progettare un contatore da 16 bit usando il seguente contatore on 4 bit



-