



Corso Luigi Einaudi, 55 - Torino

Appunti universitari

Tesi di laurea

Cartoleria e cancelleria

Stampa file e fotocopie

Print on demand

Rilegature

NUMERO: 1797A -

ANNO: 2015

A P P U N T I

STUDENTE: Massara Andrea

MATERIA: Algoritmi e calcolatori, Riassunto - prof. Prinetto

Il presente lavoro nasce dall'impegno dell'autore ed è distribuito in accordo con il Centro Appunti.

Tutti i diritti sono riservati. È vietata qualsiasi riproduzione, copia totale o parziale, dei contenuti inseriti nel presente volume, ivi inclusa la memorizzazione, rielaborazione, diffusione o distribuzione dei contenuti stessi mediante qualunque supporto magnetico o cartaceo, piattaforma tecnologica o rete telematica, senza previa autorizzazione scritta dell'autore.

**ATTENZIONE: QUESTI APPUNTI SONO FATTI DA STUDENTIE NON SONO STATI VISIONATI DAL DOCENTE.
IL NOME DEL PROFESSORE, SERVE SOLO PER IDENTIFICARE IL CORSO.**

SYSTEMS: DEFINITION AND TAXONOMIES

- Sistema: entità interagente con altre entità e con il mondo circostante
- System Boundary: frontiera comune tra sistema e il suo ambiente

Proprietà del sistema:

- Funzionalità
- Performance
- Affidabilità e sicurezza → • Consente l'affidabilità al sistema vedendo dopo di fiducia
- Costi • Libero da pericolo

INTRODUCTION TO ADTs

La programmazione è un processo creativo che consiste nel dare istruzioni ad un computer. Il programma è l'insieme delle istruzioni. Esistono vari paradigmi di programmazione, tra cui:

- Procedurale: Algoritmi + dati

TIPI DI DATO:

Formati standard che possono contenere determinati tipi di valori o dati

STRUTTURE DATO:

Modo particolare di organizzare e memorizzare dati in modo efficiente

→ ADT: Abstract data types

Modello formale che definisce:

- struttura dati
- set di operatori che ad essa possono essere applicati (creazione, manipolazione, ...)

Esempi di ADT: • Code (queues): inserimenti di nuovi elementi avvenso dal fondo e le estrazioni dall'inizio

↳ FIFO!

OPERAZIONI: • create

• delete

• make-empty

• front

• dequeue

• enqueue

• is-empty

• is-Full

- Pila (stacks): inserimento ed estrazione avvenso dalla cima (top)

↳ LIFO

OPERAZIONI: • create

• delete

• make-empty

• pop

• push

• top

• is-empty

• is-full

ALGORITMI DI ORDINAMENTO

Algoritmi miranti a disporre gli elementi secondo una sequenza stabilita da una relazione d'ordine in modo che ogni elemento sia $> / <$ di quello che lo segue

Problema: vettore di n elementi in serie crescente

Input: " " " " " "
Output: " " " " ordinato

- Ipotesi:
- non occupare spazio aggiuntivo
 - si può accedere ad un qualsiasi elemento del vettore in un tempo $O(1)$
 - gli elementi del vettore possono avere strutture e usgo ordinate secondo una CHIAVE

La complessità dell'algoritmo è valutata in funzione di due parametri:

- # confronti
- # scambi

NON ESISTE un algoritmo di ordinamento con complessità minore di $O(n \log n)$
Possiamo di **STABILITÀ** se un algoritmo conserva l'ordine originale degli elementi con uguale chiave.

Possiamo di **IN PLACE** se l'algoritmo non crea copie del vettore per ordinarlo

Dividiamo gli algoritmi in:

- ITERATIVI
- RICORSIVI

ALGORITMI ITERATIVI

- ① • Insertion sort:
- 1) Divide il vettore input in 2 parti $\left\{ \begin{array}{l} \text{ordinata} \\ \text{non ordinata} \end{array} \right.$
 - 2) Prendo il I elemento della parte non ordinata e lo colloco nel posto giusto
 - 3) Inizialmente la parte ordinata contiene solo il I elemento

All' i -esimo passo si inserisce l' i -esimo elemento nel vettore nella posizione corretta tra gli $(i-1)$ elementi già ordinati.
Per individuare la "posizione giusta" in cui inserire l'elemento $x[i]$ si opera così:

- si salva $x[i]$ in una variabile temporanea t
- si confronta t con gli $(i-1)$ elementi ordinati
- si spostano tutti gli elementi di una posizione a dx

Complessità: il caso peggiore si ha quando l' i -esimo elemento t è il più piccolo tra quelli già ordinati. In tal caso il # dei confronti è $O\left(\frac{n^2}{2}\right)$
il migliore è quando il vettore è già ordinato. # confronti $(n-1)$

- ② • Selection sort:
- 1) Divide il vettore input in 2 parti $\left\{ \begin{array}{l} \text{ordinata} \\ \text{non ordinata} \end{array} \right.$
 - 2) Si prende il minimo della parte non ordinata e lo si scambia con il primo della parte non ordinata
- Complessità: - il # di confronti non dipende dal contenuto del vettore ed è pari a $O(n^2/2)$
- il # di scambi è $(n-1)$
- Conviene quando il costo dello scambio è maggiore di quello del confronto

La scelta del pivot influenza fortemente la convergenza del metodo:

- elemento di mezzo: scelta migliore per vettore ordinato, scelta media per vettore non ordinato
- elemento casuale: miglioramento nel caso di vettore mediamente ordinato. Si ha un significativo miglioramento se il vettore è completamente disordinato
- 1° o ultimo elemento: prestazioni buone, ma degenerano in caso di vettore già ordinato

Complessità: la complessità dipende dal pivot ma se scegliamo l'elemento in mezzo:

$$T(m) = m + 2T\left(\frac{m}{2}\right) \text{ con } m \geq 1$$

quindi

$$T(m) = O(m \log m)$$

ALGORITMI A CONFRONTO

	# cfr (peggiore)	# cfr (medio)	# cfr (meaglie)	# scambi (peggiore)	# scambi (medio)	# scambi (migliore)
INSERTION	$m^2/2$	$m^2/4$	m	$m^2/2$	$m^2/8$	\emptyset
SELECTION	$m^2/2$	$m^2/2$	$m^2/2$	m	m	\emptyset
BUBBLE	$m^2/2$	$m^2/2$	m	$m^2/2$	$m^2/2$	\emptyset
MERGE	$m \log m$	$m \log m$	$m \log m$	$m \log m$	$m \log m$	\emptyset
QUICK	m^2	$m \log m$	$m \log m$	$m \log m$	$m \log m$	\emptyset

LISTE

= Sequenza di zero o più elementi dello stesso tipo

$n=0$ → Lista vuota

a_1 (= primo elemento) → testa, "head"

a_n (= ultimo elemento) → coda, "tail"

$eol(L)$ → end of list, elemento dopo l'ultimo elemento

Operazioni sulle liste:

- Insert(x, p, L)
- Delete(p, L)
- Locate(x, p, L) (ritorna la prima occorrenza x dopo la posizione p)
- Retrieve(p, L)
- Next/Previous(p, L)
- MakeNull(L)
- First(L)

③ Implementazione tramite indici:

Utile per linguaggio privi di puntatori. Con questo metodo emula il loro comportamento attraverso record che contengono la posizione nel vettore dell'elemento successivo


Occorre gestire la lista delle posizioni libere (free list), utilizzando due variabili aggiuntive:

- una per l'indice della cella che contiene il 1° elemento della lista
- una per l'indice della prima cella della free list

LISTE DOPIE

- Con puntatore doppio: questo deve scindere la lista nei 2 sensi di percorrenza si utilizza cioè due puntatori da ogni elemento. Uno per il precedente e uno per il successivo

Ergo: è necessario avere due puntatori esterni, uno header e uno tail



- Circolari: Liste in cui l'ultimo elemento punta al primo

Esistono poi le liste multiple in cui ogni elemento contiene più puntatori

ALBERI (TREES)

Particolare tipo di ADT utilizzato per memorizzare un insieme di elementi tra i quali sia possibile stabilire una relazione gerarchica

Formalmente è una coppia ordinata (V, E) di insiemi, dove V è finito e non vuoto e contiene

Il primo è detto "RADICE"

oggetti (nodi) tra i quali esiste una certa parentela, mentre E è l'insieme degli archi che collega i nodi. I nodi che non hanno figli sono detti **FOLLIE**

→ Si dice cammino l'insieme dei nodi legati dalla relazione padre-figlio che collega due generici nodi! In tal caso se esiste un cammino tra A e B allora A è ascendente di B come B è discendente di A .

Un teorema esprime l'unicità del cammino tra A e B se uno esiste! Più cammini = araghi!

- Profondità: lunghezza dell'unico cammino esistente fra radice e nodo
- Altezza: lunghezza del massimo cammino da quel nodo ad una foglia. Altezza di un albero è l'altezza della radice




Se tutte le foglie hanno stessa profondità e l'altezza dell'albero è H allora vale:

$$p(i) + h(i) = H$$

- Grado: # di discendenti diretti di quel nodo. Il grado dell'albero è il max grado dei suoi nodi
- Ordine: Solitamente i figli si ordinano da lx a dx

③ Rappresentazione tramite liste multiple:

Cgni elemento contiene 2 puntatori: uno al figlio più a sx e uno al fratello più a dx



Vantaggi e svantaggi: - risulta disagevole determinare il padre

ALBERI BINARI

Alberi di grado 2, ossia tali che ogni nodo può avere:

- 0 figli
- un figlio dx
- un figlio sx
- un figlio dx e uno sx

Regola fondamentale: se A e B sono fratelli allora tutti figli di A sono alla sx di tutti i figli di B

Regola pratica: dato un nodo M per trovare i nodi alla sua sx basta percorrere il cammino da M alla radice; tutti nodi che si dipartono dalla sx (con discendenti eventualmente) sono alla sx di M

Analogamente per la dx





Nota: qualunque albero è trasformabile in un albero binario equivalente e viceversa

- Trasformazione normale → ricerca: per ogni nodo, si collegano tutti i figli di tale nodo. Poi si cancellano tutti i rami dal nodo in esame verso i figli, fatta eccezione per quello con il figlio + a sx

② Tramite liste multiple:

Ogni record contiene, oltre all'i-esimo nodo, anche i puntatori ai suoi due figli




VISITA DI UN ALBERO BINARIO

Si intende la visita di tutti i nodi dell'albero

① Visita preorder: Prima la radice, poi il sottoalbero di sx, poi quello di dx. In pratica, il padre prima di tutti i figli

Disegnare una linea attorno all'albero, cominciando in senso orario e scrivere il nodo la prima volta che lo incontro



- 1 2 4 8 5 9 10 3 6 7 11 12

② Visita inorder: Prima il sottoalbero di sx, poi radice e poi albero di dx. In pratica il padre dopo il figlio sx ma prima del dx

Disegnare una linea, percorrerla in senso orario e scrivere il nodo la II volta che lo incontro



- 8 4 2 9 5 10 1 6 3 11 7 12

③ Visita postorder: Prima sottoalbero di sx, poi quello di dx e poi radice. In pratica il padre dopo tutti i figli

Disegnare la linea, la percorro in senso orario e scrivo il nodo l'ultima volta che lo incontro



- 8 4 9 10 5 2 6 11 12 7 3 1


SEARCH TREES

Altre delti BST. Ogni nodo contiene un elemento x dell'insieme ^{in modo} che:

- tutti gli elementi memorizzati nel suo sottoalbero sx hanno una chiave $< x.key$
- tutti gli elementi memorizzati " " " dx " " chiave $> x.key$

→ Una visita in order fornisce tutti gli elementi in ordine crescente!

Per un determinato insieme esistono + BST



Le possibili operazioni definibili su BST sono le stesse dei dizionari

1) BST facilitano le ricerche:

- se $x.key < n.key$: x è sicuramente a sx di n
- se $x.key = n.key$: x coincide con n
- se $x.key > n.key$: x è sicuramente a dx di n

La ricerca di un dato comporta al più un # di confronti pari all'altezza dell'albero


① Inserimento di nuovi elementi:

se la chiave da inserire ancora non esiste si crea un nuovo nodo e lo si aggiunge come figlio dell'ultimo nodo visitato dalla ricerca

IP 10?



- inserimento casuale = possibile sbilanciamento dell'albero
- Lo se l'inserimento avviene con ordine (crescente o decrescente) l'albero diventa una lista





② Cancellazione di un elemento:

- Elemento senza figli: lo cancello e basta
- Elemento con un figlio: elimino l'elemento e lo sostituisco con l'unico figlio



- Elemento con due figli: elimino l'elemento e lo sostituisco con il modo + a dx del sottoalbero di sx o con quello + a sx del sottoalbero di dx



• Implicazione:

$$a \Rightarrow b \quad b = a' + b$$

• Espansione del teorema di Boole:

$\forall f: B^m \rightarrow B$ tale che $f(x_1, x_2, \dots, x_m)$ allora

$$f(x_1, x_2, \dots, x_m) = x_1' \cdot f(0, x_2, \dots, x_m) + x_1 \cdot f(1, x_2, \dots, x_m)$$

• Regola di cancellazione:

$$x + y = x + z \quad \text{con } y = z \quad \underline{\text{No!}} \quad \text{Non vale in algebra booleana}$$


PORTE LOGICHE

① NOT

x', \bar{x} oppure $\text{not}(x)$

$$\begin{aligned} 0' &= 1 \\ 1' &= 0 \end{aligned}$$


x	x'
0	1
1	0



② AND

$x \cdot y, xy$ oppure $\text{and}(x, y)$

x	y	x · y
0	1	0
0	0	0
1	1	1
1	0	0




Teoremi:

$$\begin{aligned} x \cdot 0 &= 0 \\ x \cdot 1 &= x \\ x \cdot x &= x \\ x \cdot x' &= 0 \\ x \cdot y &= y \cdot x \\ x \cdot y \cdot z &= (x \cdot y) \cdot z = x \cdot (y \cdot z) \end{aligned}$$

③ OR

$x + y$ oppure $\text{or}(x, y)$

x	y	x + y
0	0	0
0	1	1
1	0	1
1	1	1




Teoremi:

$$\begin{aligned} x + 0 &= x \\ x + 1 &= 1 \\ x + x &= x \\ x + x' &= 1 \\ x + y &= y + x \\ x + y + z &= (x + y) + z = x + (y + z) \end{aligned}$$

④ NAND

$\text{nand}(x, y)$

x	y	$\text{nand}(x, y)$
0	0	1
0	1	1
1	0	1
1	1	0



Teoremi:

$$\begin{aligned} \text{nand}(x, 0) &= 1 \\ \text{nand}(x, 1) &= x' \\ \text{nand}(x, x) &= x' \\ \text{nand}(x, x') &= 1 \\ \text{nand}(x, y) &= \text{nand}(y, x) \end{aligned}$$

RAPPRESENTAZIONI DI FUNZIONI BOOLEANE

Serve a minimizzare le funzioni con funzioni equivalenti per ridurre i costi

- Tavole della verità:

x	y	f(x,y)
0	0	---
0	1	---
1	0	---
1	1	---

- Mappe di Karnaugh

	x	0	1
y	0	---	---
	1	---	---

2 INPUT

	ab	00	01	11	10
c	0	---	---	---	---
	1	---	---	---	---

3 INPUT

	ab	00	01	11	10
cd	00	---	---	---	---
	01	---	---	---	---
	11	---	---	---	---
	10	---	---	---	---

4 INPUT

	ab	0				1			
	cd	00	01	11	10	00	01	11	10
	00								
	01								
	11								
	10								

5 INPUT

BOOLEAN FUNCTIONS IN CIRCUITS DESIGN

Funzione completamente specificata se $dc(f) = \emptyset$, altrimenti incompletamente specificata

Come rappresento le funzioni?


Rappresento sui k-cubes i vertici in cui la funzione assume valore "1", utilizzando spigoli, vertici e facce se vediamo l'esperienza in modo da renderla più facile possibile

Dalla funzione al circuito...

OPERAZIONE	PORTE LOGICHE
Somma	OR
prodotto	AND
complemento	NOT

Si cerca poi di applicare i teoremi per semplificare ulteriormente il circuito al fine di abbattere il più possibile i costi.

SINTESI MANUALE DI CIRCUITI LOGICO-COMBINATORI



- Somma completa: rappresentazione di una funzione come la somma di tutti i suoi implicanti principali
- Funzione di copertura: funzione che include tutti i vertici "1" e meno di " \emptyset "

COVER		
011	101	010

- Copertura non ridondante: se e solo se eliminando uno qualsiasi dei suoi elementi non si può più la copertura (somma di implicanti principali essenziali)
- Somma a costo minimo: se è somma di implicanti principali
- Minimizzazione di output multipli: lavorando con + funzioni contemporaneamente cerca di usare implicanti comuni per ridurre spazio e costi


2 MULTIPLEXER

Blocco combinatorio capace di fornire l'uscita al valore di uno dei suoi ingressi in base ai segnali di controllo

2^k INPUTS

1 CONTROLLO DI INPUT (da k bit)

1 OUTPUT




3 DEMULTIPLEXER

Blocco combinatorio capace di fornire il valore di uno dei suoi output a partire da quello degli input secondo i controlli

1 INPUT

1 CONTROLLO DI INPUT (da k bit)

2^k OUTPUT




Il demultiplexer soffre di un ritardo intrinseco di trasmissione

7) CONTATORE DI UNITÀ

1 INPUT (m Bit)

1 OUTPUT (m Bit) dove $m = \log_2(n+1)$

Conta # di unita in numero



8) ROM


Read only memory

1 INPUT (k Bit)

1 OUTPUT (m Bit)


2^k CELLE (m Bit ciascuna) per memorizzare i dati

m output h il valore memorizzato nella cella j , con j valore dell'input




9) ALU

Arithmetic logic unit: compie operazioni logiche o aritmetiche su due operandi di m -bit, sotto il controllo di un segnale





OTTIMIZZAZIONE DI BLOCCHI RT



I





II





III





IV




V



VI





VII



MSB (most significant bit considerato x m CAL)

VIII



② IBM LSSD D-LATCH

Modifica di un D-Latch adottato dalla IBM

③ SR LATCH (set-reset)

È considerato il blocco elementare per la costruzione e implementazione di circuiti sequenziali sincroni

Ci sono:


- 2 INPUT (set e reset)
- 2 OUTPUT (Q e QN, tale che QN=Q')

S	Q
R	QN

Dalle quattro combinazioni di S e R:

- Una forza Q QN = 0 1 → RESET
- Una forza Q QN = 1 0 → SET
- Una forza Q e QN inusitati
- Una è proibita

NAND IMPLEMENTATION:



SR	00	01	11	10
Q _{n-1}	0	1	1	0
Q	1	1	1	0

(KARNAUGH)

S	R	Q	QN
0	0	1	1
0	1	1	0
1	1	Q _{n-1}	Q _{n-1}
1	0	0	1


(CHARACTERISTIC TABLE)

QN = Q' No!

Q _{n-1} → Q	S	R
0 → 0	1	-
0 → 1	0	1
1 → 0	1	0
1 → 1	-	1

(TRANSITION TABLE)

NOR IMPLEMENTATION:



SR	00	01	11	10
Q _{n-1}	0	0	1	0
Q	1	1	1	0

(KARNAUGH)


S	R	Q	QN
0	0	Q _{n-1}	Q _{n-1}
0	1	1	0
1	0	0	1
1	1	0	0

(CHARACTERISTIC TABLE)

Q _{n-1} → Q	S	R
0 → 0	-	0
0 → 1	0	1
1 → 0	1	0
1 → 1	0	-

(TRANSITION TABLE)


6) T FLIP-FLOP



T	Q	QN
0	Q-1	QN-1
1	QN-1	Q-1

Q-1	Q	T
0-0	0	0
0-1	1	1
1-0	0	1
1-1	1	0

È possibile implementare un T a partire da un JK.




BLOCCHI SEQUENZIALI A LIVELLO RT

1) REGISTER

Un registro a m-bit è un blocco sequenziale capace di eseguire operazioni quali:

- aritmetico completo
- aritmetico completo
- caricamento parallelo di dati m-bit
- memorizzazione dati



= Tanti flip flop messi insieme!

2) COUNTER

Ci sono due tipi di contatori: - UP-DOWN MODULO m COUNTERS
 • 1 TO m UP COUNTERS

Noi vedremo solo il UP-DOWN MODULO m COUNTER, che è come un registro a m-bit ma può anche incrementare o decrementare il modulo del dato memorizzato.


Ogni contatore è caratterizzato dal suo modulo come massimo numero m di diverse configurazioni di uscita che può assumere.

Tale m deve essere minore o uguale di $2^{\#FF}$ e un contatore di modulo m fornisce valori compresi tra 0 e m-1.

Una volta ottenuta la STU minimizzata è conveniente trovare i risultati in modo tabulare con STT oppure POT. Ambedue hanno: $\# \text{ righe} = \# \text{ colonne}$ (una riga per stato)
 $\# \text{ colonne} = 2^{\#PI}$ (tante colonne quante le possibili combinazioni)


STT

La cella (i, j) memorizza il valore dello stato successivo k dello stato i quando il PI assume valore j



POT


La cella (i, j) memorizza il valore del PO quando la macchina è allo stato i e il PI assume valore j



→ Prendiamo ora di sepale di reset e stato di reset:

Lo stato di reset dovrebbe essere chiaro e univocamente identificato


Quando raggiunto forza a \emptyset l'uscita ma non è necessario implicare che PO's vanno a \emptyset siccome questo dipende dalla struttura della rete delle PO



STATE MINIMIZATION

Una volta terminato il STU e/o la STT si cercano stati equivalenti e si fondono/cancellano

Stati equivalenti: 2 stati sono equivalenti se e solo se essi producono stessi outputs e hanno gli stessi stati successivi. Me ne frega degli input



Una volta trovati stati equivalenti si procede in 2 modi:

- o cancella A o B e ricollega tutti gli archi di quello eliminato all'altro
- o fonda A e B in un unico stato ed elimina gli stati ridondanti

MEMORY DEVICES

SRAM:

- Dimensioni della cella (;)
- Scalabilità (;)
- Tempo di accesso (;)
- Potenza di consumo (;)
- Durata (;)
- Ritirata dati (;)
- È volatile
- Costi di produzione (;)

Le celle composte da flip flop e connesse alla linea bit con 2 transistor
Quando la cella memorizza un bit, essa mantiene il valore finché il valore opposto non è scritto nella cella.

DRAM:

- Dimensioni della cella (;)
- Scalabilità (;)
- Tempo di accesso (;)
- Potenza di consumo (;)
- Durata (;)
- Ritirata dati (;)
- È volatile
- Costi di produzione (;)

Dynamic RAM che memorizza ogni bit usando un transistor come switch per caricare o scaricare il capacitore.

FLASH:

- Dimensioni della cella (;)
- Scalabilità (;)
- Tempo di accesso (;)
- Potenza di consumo (;)
- Durata (;)
- Ritirata dati (;)
- Non è volatile
- Costi di produzione (;)


Ne esistono 2 tipi (NAND e NOR)

- * NOR → Accede random alle celle; la lettura è veloce; scrive e cancella lentamente; usata maggiormente per memorizzare codice eseguibile in sistemi embedded
- * NAND → Legge e scrive molto velocemente; alta densità; basso costo di memorizzazione dati; basso consumo; usata maggiormente per memorizzare alte quantità di dati

ROM:

- Read only memory (ROM)
- Erasable, Programmable Read only memory (EPROM)
- Electrically Erasable, programmable Read only memory (EEPROM)

Basic CPU architectures:



Registri:

- ogni processore ne contiene un ket
- chiamiamo dimensione del registro il no di bit del parallelismo del processore

Tali registri sono classificati in:

- registri di "general purpose":

accessibili dal programmatore e usati per risolvere dati e/o operadi per le istruzioni.

A loro volta si dividono in registri fixed e floating point

- registri di "specialized purpose":

hanno scopi specifici nelle operazioni del processore, tipi:

- INSTRUCTION REGISTER (IR): contiene l'ultima lettura di fetch
- MEMORY ADDRESS REGISTER (MAR): contiene l'indirizzo a cui il processore sta attualmente accedendo
- MEMORY DATA REGISTER (MDR): contiene il dato letto o da scrivere in memoria
- STACK POINTER (SP): organizza la posizione di memoria da usare come "stack"
- STATUS REGISTER (SR): contiene info circa lo stato di esecuzione del processore
- PROGRAM COUNTER (PC): contiene indirizzi memoria da cui leggere le istruzioni

Sottosistemi di memoria:

Esistono differenze nelle memorie:



Il sistema operativo dunque è un insieme di programmi che:

- schedulano i processi di esecuzione
- utilizzano le risorse
- gestiscono archiviazione e accesso ai file

Al fine di lavorare in multitasking e multiprogrammazione il SO lavora in modi diversi, cioè in "Utente" che ci sono limitazioni di protezione, "Supervisione" senza alcuna limitazione.


Ciò perché un SO deve:

- ① • GESTIRE I PROCESSI
- ② • " LA MEMORIA
- ③ • " LA CPU

PIPELINES


La pipeline è l'equivalente elettronico della catena di montaggio, perché rende parallelo un processo che era originariamente sequenziale al fine di ottimizzare il tempo.

Dunque esegue in parallelo fasi diverse sullo stesso flusso di dati.



Come visto nei processori, l'esecuzione di un'istruzione è divisa in 4 fasi:

- ① **FETCH**: carico dell'istruzione dalla memoria
- ② **DECODE**: decodifica l'istruzione e carica gli operandi sottoposte
- ③ **OPERATE**: esecuzione dell'operazione
- ④ **WRITE**: scrittura del risultato



Colpo di CLK	1	2	3	4	5	6	7	8
I ₁		F	D	O	W			
I ₂			F	D	O	W		
I ₃				F	D	O	W	
I ₄					F	D	O	W

Una pipeline è detta "piena" o "a regime" se ogni istruzione richiede k colpi di clock ma ad ogni periodo del clock viene completata un'istruzione.

Le istruzioni di salto sono potenzialmente dannose per la pipeline perché interrompono il normale flusso di esecuzione sequenziale.

Per attenuare gli effetti negativi che derivano dalla pipeline a salti si può anche qui utilizzare:

① TECNICHE HARDWARE

- Possono limitarsi a ritardare i salti e spostare la pipeline dalle istruzioni erroneamente caricate.
- Possono implementare tecniche + sofisticate che dipendono dal fatto che il salto sia condizionato o incondizionato.

SALTI INCONDIZIONATI: La fetch riconosce un salto incondizionato e procede alla decodifica dell'istruzione per caricare, nella coda istruzioni, l'istruzione destinataria del salto (BRANCH FORWARD).

SALTI CONDIZIONATI: Bisogna attendere che venga eseguita l'istruzione prima del salto per sapere se il salto va eseguito o no. Nel frattempo la coda viene caricata sequenzialmente e se eseguo il salto viene dime che alcune istruzioni subiranno un ritardo (BRANCH DELAY SLOT).

Posso dotare la Fetch di un'unità di previsione sul fatto che il salto venga eseguito o no al fine di ridurre la penalizzazione di ritardo del salto stesso.

Se la previsione è positiva carica dalla a partire dalla istruzione di destinazione, altrimenti continua a caricare le istruzioni successive al salto.

Dopo che si verifica la correttezza della previsione e in caso si svuota la pipeline e per farlo bisogna preventivamente avvertire il processore.

Ci sono 2 previsioni:

① **STATICA:** Il compilatore codifica nelle istruzioni di salto stene la previsione.

② **DINAMICA:** A ogni istruzione di salto condizionato sono associati uno o due flag che indicano la previsione.

② TECNICHE SOFTWARE

Basate su istruzioni NOP a partire dal compilatore e sulla riorganizzazione del codice che mira a garantire che nell'intervallo di ritardo del salto vi siano delle istruzioni NOP e delle istruzioni che vanno comunque eseguite.


GRAFICI - INTRODUZIONE e DEFINIZIONI

Il grafo permette di rappresentare le relazioni fra gli oggetti:
 gli oggetti sono vertici, le linee che collegano i vertici e relazioni fra essi

Si definisce "GRAFO" una coppia ordinata (V, E) di insiemi:

- V è un insieme finito e non vuoto di oggetti, detti nodi o vertici
- E " " " di archi o spigoli, collegamento di nodi

- > $|V| = \#$ vertici
- > $|E| = \#$ archi



Quando gli archi sono orientati, ossia hanno una direzione, il grafo si dice orientato.

NON ORIENTATO Viceversa se non è orientato è rappresentato per mezzo di una coppia di vertici $e = \{v_1, v_2\}$, dove v_1 e v_2 sono detti "adiacenti" e l'arco è "incidente" su di essi.
 Sono omenti archi incidenti su vertici coincidenti e sono detti "CAPPI"




Quando invece il grafo è orientato si dice che:





- v_1 è la CODA di e
- v_2 è la TESTA di e
- v_1 è PREDECESSORE di v_2
- v_2 è SUCCESSORE di v_1
- v_1 è ADIACENTE a v_2
- v_2 è " " a v_1
- e è INCIDENTE DA v_1
- e " INCIDENTE A v_2

Quando un grafo collega due nodi per mezzo di + archi stiamo parlando di un "MULTIGRAFO"



GRAFO SEMPLICE: non contiene cappi

GRAFO COMPLETO: se l'insieme E di un grafo semplice contiene tutte le possibili coppie



- il generico $K_{|V|}$ avrà $|V| \cdot (|V| - 1)$ spigoli se il grafo è orientato
- " " $K_{|V|}$ " $\frac{|V| \cdot (|V| - 1)}{2}$ " " " " " non orientato

GRADO o VALENZA: $p(v)$ è il # di archi incidenti al nodo v .


Esistono poi grado di incidenza ($\bar{p}^0(v)$) e di uscita ($\bar{p}^+(v)$)

GRAFO REGOLARE: grafo in cui tutti i nodi hanno lo stesso grado "r"

- (un grafo semplice $K_{|V|}$ è regolare di grado $|V| - 1$)
- (" " completo $K_{|V|}$ è regolare di grado $|V|$)

→ Non pesata: incante ad un grafo non pesato di dimensioni $|V| \times |V|$ dove il simbolo a_{ij} vale:

- 1 se $(v_i, v_j) \in E$
- 0 altrimenti




$$A = \begin{pmatrix} 0 & 1 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 1 & 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 1 & 0 & 1 & 0 \\ 0 & 1 & 1 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 1 & 1 & 1 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 \end{pmatrix}$$

② LISTE DI ADIACENZA

Usate quando si vogliono avere informazioni sugli archi esistenti

- per i grafi NON ORIENTATI: ogni vertice si memorizza la lista dei vertici adiacenti
- " " " ORIENTATI: \forall vertice si memorizza la lista dei successori


→ Non orientato:



- 1 → 2 → 3 •
- 2 → 1 → 3 → 4 •
- 3 → 1 → 2 → 4 → 6 •
- 4 → 2 → 3 → 6 •
- 5 → 6 •
- 6 → 3 → 4 → 5 → 7 •
- 7 → 6 •

! Non vuol dire necessariamente che 2 e 3 sono collegati!

→ Orientato:



- 1 → 2 25 •
- 2 → 3 10 → 4 14 •
- 3 → 1 5 → 6 16 •
- 4 → 3 6 → 2 18 •
- 5 •
- 6 → 4 32 → 5 12 → 7 14 •
- 7 → 6 11 •

TEOREMA: L'algoritmo di visita in ampiezza permette di visitare tutti i vertici del grafo se e solo se questo è connesso

② VISITA IN PROFONDITÀ (Depth first)

Tra i vari vertici usati per il proseguimento della ricerca viene sempre scelto quello visitato più di recente

Al generico punto, appena visitato il nodo k si cerca un nodo non ancora esaminato e adiacente a k ; se esiste un tale nodo la visita prosegue altrimenti si ritorna al nodo j , da cui si era partiti per arrivare a k e si cercano nodi adiacenti a j e non ancora visitati e così via.




È possibile implementare la visita in profondità in modo iterativo come per l'ampiezza, però con uno stack!

Inizialmente lo stack contiene solo la "j", nodo iniziale! Se da un generico nodo j che si trova al top dello stack, è possibile raggiungere un nuovo nodo k non ancora visitato, allora k viene inserito in cima allo stack, altrimenti j viene eliminato dallo stack.

Nodi visitati: 3 4 2 5 4

Nel caso in cui il grafo sia un albero e il nodo j la radice di esso, allora effettuare una visita in profondità del grafo è equivalente a una visita preorder dell'albero.



PROFONDITÀ: A B C H G I E F

(D è irraggiungibile da A)

AMPIEZZA: A B F C G E I H

(D è irraggiungibile da A)

CAMMINO MINIMO: è qualsiasi altro cammino tra 2 vertici la lunghezza maggiore o uguale.

ALBERO DEI CAMMINI MINIMI: Fissato un vertice s , l'insieme dei cammini minimi tra s e ogni altro vertice da esso raggiungibile è detto albero dei cammini minimi a partire da s .

Algoritmi per la determinazione dell'albero dei cammini minimi:

- Algoritmo basato sulla visita in ampiezza
- Algoritmo greedy di Dijkstra (complessità $O(|E| + |V| \cdot \log |V|)$)

Il problema della determinazione dei cammini di costo minimo tra tutte le coppie di vertici di un grafo può essere risolto:

- ripetendo gli algoritmi precedenti $|V|$ volte, facendo coincidere s con tutti i vertici del grafo
- algoritmo di Floyd che impiega una matrice di adiacenza A , il cui generico a_{ij} contiene, alla fine delle iterazioni, la lunghezza del cammino minimo tra v_i e v_j .

ALBERO RICORRENTE: Dato un grafo non orientato, viene definito albero ricorrente quel sottografo che è un albero e contiene tutti i vertici del grafo.

MINIMO ALBERO RICORRENTE: Dato un sottografo G' di un grafo G non orientato e pesato, si definisce peso di G' la somma dei pesi degli archi appartenenti a G' .

Di questi sottografi quello con peso minimo è l'albero ricorrente minimo.

La determinazione di questo albero è quella di:

- Dijkstra-Prim

PSEUDO CODICI

① PREORDER

```
void PreOrder (modo x)
{
  if (x != NULL)
  {
    visita (x);
    PreOrder (x -> sinistra);
    PreOrder (x -> destra);
  }
  return;
}
```

② INORDER

```
void InOrder (modo x)
{
  if (x == NULL)
    return;
  InOrder (x -> sinistra);
  visita (x);
  InOrder (x -> destra);
  return;
}
```

③ POSTORDER

```
void PostOrder (modo x)
{
  if (x == NULL)
    return;
  PostOrder (x -> sinistra);
  PostOrder (x -> destra);
  visita (x);
  return;
}
```

④ MERGE SORT

```
Mergesort (a[], left, right)
{
  if (left < right) then
    center ← (left + right) / 2;
    Mergesort (a, left, center);
    Mergesort (a, center + 1, right);
    merge (a, left, center, right)
}
```

Tale metodo divide (merge) due sequenze ordinate in una ancora ordinata applicando al principio il "divide et impera"!

⑤ FATTORIALE (RICORSIVO)

```
double fact (double N)
{
  double sub;
  if (N == 0)
    return 1.0;
  sub = fact (N - 1);
  return N * sub;
}
```

⑥ FATTORIALE (ITERATIVO)

```
double fact (double N)
{
  tot = 1.0;
  for (i = 2; i ≤ N; i++)
    tot = tot * i;
  return tot;
}
```

⑫ BFS (visita in ampiezza)

```

breadth_first (vertex)
{
    visit (vertex);
    enqueue (vertex); // FIFO
    while (queue non è vuota)
    {
        x = dequeue ();
        for (ogni vertice w adiacente a x e non ancora visitato)
        {
            visit (w);
            enqueue (w);
        }
    }
}
    
```

⑬ DFS (visita in profondità)

```

depth_first (vertex)
{
    visit (vertex); // LIFO
    for (ogni vertice w adiacente a vertex e non ancora visitato)
        depth_first (w);
}
    
```

⑭ DIJKSTRA

```

S = empty set;
for (tutti i vertici w)
    D[w] = C[1, w]
for (i = 1; i < n; i++)
{
    scegli un vertice w in V-S tale che D[w] sia minimo;
    inserisci w in S;
    for (tutti i vertici v in V-S)
        D[v] = min(D[v], D[w] + C[w, v])
}
    
```

19 THE KNIGHT TOUR

```

considera la scacchiera totalmente bianca
void mossa_cavallo (int x, int y)
{
  if (tutta la scacchiera colorata)
    exit();

  if (mossa possibile da (x,y) ad una casella bianca)
  {
    muovi il cavallo in (a,b);
    colora (a,b);
    mossa_cavallo (a,b);
  }
  else
    torna al 1 step con un'altra mossa possibile;

  /* NOTA: funzione colorate le caselle già visitate */
}

```

20 ♀ QUEENS

```

void putQueen(row)
{
  for (ogni posizione "col" nella riga "row")
  {
    if (posizione "col" disponibile)
    {
      piazza la regina successiva in posizione "col"; /* NOTA: riga fissata da parametro */
      if (row == 8)
        putQueen(row + 1);
      else
        exit(); /* successo */
    }
    else
      Tagli la regina dalla posizione (row, col);
  }
}

```

ESERCIZI ALGORITMI

MAPPE KARNAUGH

- 2.1-002 del 2.1.3 pag. 48

	ab	00	01	11	10
cd	00	1	0	1	0
	01	0	0	0	-
	11	0	1	1	1
	10	0	1	1	1

Trovare tutti gli implicanti principali ed essenziali

- $\bar{b}\bar{c}\bar{d}$
 - bc
 - $a\bar{b}c$
- $\rightarrow \bar{b}\bar{c}\bar{d} + bc + a\bar{b}c$

- 2.1-002 del 2.1.3 pag. 87

	ab	00	01	11	10
cd	00	1	0	0	1
	01	0	0	0	-
	11	0	1	1	1
	10	0	1	1	-

Trovare una copertura non ridondante

quella dell'esercizio soprastante lo è

- 2.1-006 del 2.1.3 pag. 111

	ab	c = 0		c = 1	
de	00	0	1	0	0
	01	0	0	1	0
	11	0	0	1	0
	10	0	0	0	1

- $ab\bar{e}$
 - $\bar{b}e$
- $\rightarrow ab\bar{e} + \bar{b}e$


L'espressione finale non dipende da c ma da d!

Copio i dcs con "1" e trovo che le 2 mappe si equivalgono

- 2.1-028 del 2.1.6 pag. 13

Disegnare un full adder di 1 bit che fa:

- 3 INPUTS (a_i, b_i, c_i)
- 2 OUTPUTS (c_{i+1}, S_i)



	ab	00	01	11	10
c	0	0	1	0	1
	1	1	0	1	0

S_i

	ab	00	01	11	10
c	0	0	0	1	0
	1	0	1	1	1


c_{i+1}

mappe di scacchiera = $EXOR(a, b, c)$

2.1-007 del 2.1.5 pag. 56

Progettare un circuito combinatorio con 4-bit input e 3-bit output da quadro
 receive x fornito in uscita $\lceil \sqrt{x} \rceil$

4 bit \rightarrow 0, ..., 15



$x(3)$ $x(2)$ $x(1)$ $x(0)$	00	01	11	10
00	000	010	100	011
01	001	011	100	011
11	010	011	100	100
10	010	011	100	100

divide gli output

out 1

	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	0	0	1	1
10	0	0	1	1

out 2

	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	1	1	0	0
10	1	1	0	0



out 3

	00	01	11	10
00	0	0	0	1
01	1	1	0	1
11	0	1	0	0
10	0	1	0	0

① $x(3)x(2)x(1) + x(3)x(1)$

② $\overline{x(3)}\overline{x(2)}x(1) + \overline{x(3)}x(2) + x(3)x(2)$

③ $\overline{x(3)}x(1)x(0) + x(3)x(1)x(2) + x(3)x(2)x(1)$



③


and so on...

CIRCUITI COMBINATORI CON BLOCCHI RT

• 2.1-029 del 2.1.6 pag. 62

Progettare un dispositivo da connettere a un bus di 42-bits, che forzi a 1 l'uscita u quando:

$$03F < A < 800$$



• 2.1-037 del 2.1.6 pag. 53


Progettare un circuito capace di individuare il vincitore del gioco "morra"

Ogni partita coinvolge 2 giocatori che:



- danno un m° da 0-5 → PLAY
- " " m° " 0-10 → TOT

Se $TOT1 = PLAY1 + PLAY2$ → 1 vince

Se $TOT2 = PLAY1 + PLAY2$ → 2 vince



Devo spezzare quel "divider":



2.1-043 del 2.1.6 pag. 119

3 segnali in input: R_1, R_2, R_3 , uno per ogni riga


4 " " " : C_1, \dots, C_4 " " " colonna

Ogni segnale è attivato quando viene chiesta una chiave alla riga o colonna prescelta.

La keyboard deve:

- dare un output di VALID se una sola chiave è premuta
- un codice su 4 bits della chiave premuta

0 0000	1 0001	2 0010	3 0011	00--
4 0100	5 0101	6 0110	7 0111	01--
8 1000	9 1001	* 1010	* 1011	10--
--00	--01	--10	--11	




• 2.2-018 del 2.2-3 pag. 72

Progettare un circuito che:

- abbia input X
- un segnale di clock
- un output Z , raggiunto per un ciclo di clock quando in input è rilevato un fronte (salita o discesa)

"01" oppure "10"!




• 2.2-005 del 2.2-3 pag. 89

Vevoo trasmettere gruppi di 4 bit secondo MSB first (Big Endian)

Il circuito da progettare deve avere un output u che si fixa a 1 per un ciclo di clock solo in corrispondenza del u^{th} bit se questi quattro sono un sottetto BCD ($0-9$)

A	B	C	D
2^3	2^2	2^1	2^0



• 2.2-009 del 2.2.3 pag. 118


I dati 100 trasmettoni secondo il "2 fuori di 3"!

Il trasmettitore codifica ogni dato come 3 identici bit ("1" come "111")

Non ci sono bit di separazione tra 2 dati

Il ricevente decodifica come: "0" quando almeno 2 bit nel gruppo 100 "0"
"1" altrimenti

Progettare un circuito tale che ricevendo questo protocollo in input, in uscita trasmetta come viene inviato un dato



• 2.2-011 del 2.2.3 pag. 122

Progettare un circuito che sia un counter up/down modulo 8.

se $UP \sim DN = 1$ ↑
se $UP \sim DN = 0$ ↓

		UP~DN											
		0	1										
0	0	0	1	1	0	0	1	0	0	0	0	0	0
0	0	1	0	0	0	0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	1	1	0	1	0	1	0
0	1	0	1	0	1	0	0	0	0	0	1	1	1
1	0	0	0	1	1	1	0	1	1	0	0	1	0
1	0	1	1	0	0	1	1	0	1	0	1	0	1
1	1	0	1	0	1	1	1	1	1	1	1	1	0
1	1	1	1	1	0	0	0	0	0	1	1	1	1
												NS	Po


ESEMPLI DI SINTESI

- 2.2-010 del 2.2.6 pag.13

Le sequenze possono essere di qual sia la lunghezza ma:

- le sequenze di "1" devono avere # di 1 dispari
- " " " " " " " " # di 0 pari

Progettare un circuito tale che la sua uscita "error" sia raggiunta per un ciclo di clock non appena viene intercettato un errore di trasmissione




(vedi dopo la metelst)

- 2.2-008 del 2.2.6 pag.13


Trasmetti dati di 3 bit

Ogni dato è preceduto da due bit di Reader "11"


Bisogna progettare un circuito che, per un ciclo di clock, posti l'uscita a 1 quando viene ricevuto un dato che contiene un solo "1"




1 e 2



3



- 2.2-008 del 2.2-6 pag.43
(RT-Level)



• 2.2-022 del 2.2-6 pag. 65

Progettare un contatore da 16 bit usando il seguente contatore a 4 bit

