



Corso Luigi Einaudi, 55 - Torino

Appunti universitari

Tesi di laurea

Cartoleria e cancelleria

Stampa file e fotocopie

Print on demand

Rilegature

NUMERO: 1103

DATA: 16/09/2014

A P P U N T I

STUDENTE: Lecce

MATERIA: Calcolatori Elettronici


Prof. Sonza_Reorda

Il presente lavoro nasce dall'impegno dell'autore ed è distribuito in accordo con il Centro Appunti.

Tutti i diritti sono riservati. È vietata qualsiasi riproduzione, copia totale o parziale, dei contenuti inseriti nel presente volume, ivi inclusa la memorizzazione, rielaborazione, diffusione o distribuzione dei contenuti stessi mediante qualunque supporto magnetico o cartaceo, piattaforma tecnologica o rete telematica, senza previa autorizzazione scritta dell'autore.

**ATTENZIONE: QUESTI APPUNTI SONO FATTI DA STUDENTIE NON SONO STATI VISIONATI DAL DOCENTE.
IL NOME DEL PROFESSORE, SERVE SOLO PER IDENTIFICARE IL CORSO.**

BASI DI PROGRAMMAZIONE ASSEMBLER



La CPU esegue delle operazioni ad esempio l'operazione somma, il processore ha quindi bisogno di sapere che istruzione deve eseguire e ciò è scritto nella

memoria. Nella memoria sono scritte le istruzioni sotto forma di codice. Ciascuna istruzione è memorizzata in un certo numero di bit determinati da una sequenza di bit scritti dal programmatore.

Processore: avere un indirizzo di memoria, e il può scriverci e leggere delle informazioni, alcune info più importanti, possono essere memorizzate nella CPU all'interno delle instruction register.

FETCH: carica un'istruzione
 EXEC: esegue l'istruzione } nella questo procedimento

Un secondo registro nella CPU è il Program counter che contiene l'indirizzo della prima istruzione, dopo aver effettuato la fetch.

l'exec incrementa il Program counter (seconda istruzione)

In un sistema special purpose il codice è tipicamente memorizzato in una ROM perché il dispositivo eseguirà sempre quel codice.

Mentre in un general purpose il codice sarà scritto in una RAM.

(es) $a = b + c;$ diventa una somma tra registri!

Quindi l'istruzione diventa prendi il primo registro in cui è memorizzato il primo operando, prendi il secondo registro e mettili nel registro R3 dopo averli sommati.

```
MOV    b, R1
MOV    c, R2
ADD    R1, R2, R3
MOV    R3, a
```

Compilatore istruzioni alto livello → istruzioni basso livello

Assemblatore istruzioni basso livello → esse il codice in bit corrispondenti

(es) MOV diventa codice

La MOV esegue un'operazione su una cella di memoria e un registro.


.DATA direttiva che senza è inizio di codice in cui vengono definite le variabili

? ea variabile non viene inizializzata

.CODE direttiva che senza è inizio del codice delle istruzioni

.STARTUP } è l'assemblatore capisce che quello è il punto in cui inizia
 .EXIT } il programma e dove finisce quindi le due istruzioni servono per passare dal SO al programma

Struttura programma:



.MODEL small vuol dire che il programma sarà relativamente semplice e che non supera i 64 Kbyte

esempio 2.2 Somma di due variabili

```

.MODEL small
.STACK
.DATA
name OPD1 DW 10 } dichiarazione delle variabili
varab OPD2 DW 20 } di cui due inizializzate
      RESULT DW ?
.CODE
.STARTUP
    MOV AX, OPD1
    ADD AX, OPD2
    MOV RESULT, AX
.EXIT
.END
    
```

Combinazione i registri degli x86
 se programma esegue 6 accessi in un'unica sessione di scrittura

Registri degli x86:

- AX
- BX
- CX
- DX

Da 16 bit ciascuno

L'operazione `ADD AX, VET+2` contiene due somme, esse però vengono fatte da due parti diverse, `VET+2` viene fatta dall'assemblatore mentre `AX+(VET+2)` viene fatta dal processore

Quando il vettore è molto grande non posso scrivere troppe istruzioni!

Devo calcolare l'indirizzo delle celle via via conosciute.

`ADD AX, [VET+DI]` → istruzione chiamata modo di indirizzamento

Esistono due lettere speciali che permettono di costruire gli indirizzi, che sono `SI` e `DI` su 16 bit, posso inoltre utilizzare anche `BP`

NB • `VET+DI` non vuol dire prendi l'elemento di `VET` in posizione di `DI` ma vuol dire prendi l'indirizzo di `VET` e sommascelo il valore che in quel momento ha `DI`

• `ADD DI, 2` incremento `DI` di 2

• Gestione del ciclo:


`CX` contiene il numero di volte che bisogna ripetere le operazioni

Esiste un'operazione chiamata `jump (JNZ)` che permette di "saltare" delle operazioni e come un `GOTO` (all'indir.)

In assemblee non esiste `if` ma si realizza in due istruzioni: verifica una condizione, se il risultato è 0, salta

```
DEC DX
CMP CX, 0
JNZ lab
```

for (i=0; i<30; i++)



```
MOV CX, 30
lab: _____
```

etichetta: dove c'è l'istruzione che deve eseguire

```
DEC CX
CMP CX, 0
JNZ lab
```


Se Z sono i due flag a seconda del risultato dell'operaz.
 assumono un valore che è quello riportato in tabella
 (a seconda che il risultato sia pos/vec, nullo/non)

Alcune istruzioni (ADD) quando vengono eseguite saltano i flag.

• La JNZ del programma esegue un test, se Z è a 0 esegue il salto se il flag è a 1 non esegue il salto e si esegue l'istruzione succ. in memoria cioè MOV RESULT

Quando esegue il salto, il compilatore va dove viene indirizzato cioè dove dice la JNZ in questo caso EAB indica un'istruzione precedente e allora vado all'indietro ed eseguo un altro. Tutto ciò tramite l'etichetta EAB che contiene l'indirizzo dell'istruzione a cui saltare

esempio 4:	DIM EQU 20	Obiettivo del programma
	.MODEL SMALL	essere del carattere
	.STACK	
	.DATA	memorizzarli in un
NETT	DB DIM DUP(?)	vettoze e visualizzarli
	.CODE	al carattere
	.STARTUP	
	MOV AX, DIM	
	MOV DI, 0	
	MOV AH, 1	
		→ continua



Le istruzioni MOV AH, 1 INT 21H serve per fare input cioè servono a chiamare il sistema operativo e a captare il carattere premuto su tastiera per metterlo (il suo codice ASCII) nella variabile AH.


(INPUT)

Terminato presente che AX su 16 bit è fatto da AL e AH entrambi da 8 bit, che rappresentano rispettivamente parte alta e bassa del registro AX

Architettura - ottimizzazione IEEE 8086

ISA = informazioni che il produttore fornisce al programmatore affinché si possa lavorare

• Come il processore si interfaccia con la memoria?




L'8086 era in grado di fornire indirizzi su 20 bit ciò vuol dire che i segnali mandati dalla CPU sono su 20 bit

Su 20 bit posso rappresentare 2^{20} indirizzi cioè può gestire 1 Mb di memoria (pochissimo) una volta per i tempi.

Consideriamo i registri DI e SI posso scrivere MOV AX, [SI] cioè sposta 16 bit dalla memoria ad AX, il secondo operando indica una locazione di memoria, in particolare quella il cui indirizzo sta in SI

Problema: indirizzi processori su 20 bit e registri su 16 bit come faccio a gestire?



Per risolvere il problema i costruttori introdurranno due registri accanto alla CPU ovvero CS e DS che contengono 16 bit indirizzi di partenza di codice e dati (che hanno 16 bit a

zero) ma solo i primi 16 bit

OFFSET: distanza in byte dell'istruzione che posso eseguire alla prima (cioè che viene memorizzato nel PC)

Per accedere alla memoria prende il primo indirizzo della memoria contenuto in CS e SI somma quello contenuto nel PC e ottiene uno su 20 bit con cui può accedere alla memoria (nella somma tenuto conto degli ultimi 4 bit uguali a zero)

(IP) in ambiente intel è il program counter

• Rappresentazione delle parole

MOV VAR, AX scrivere in VAR quello che c'è scritto in AX ma in che ordine si mette? meno significativo più significativo?

Dipende dal processore. Little endian IEEE indirizzo minore si va il meno significativo!

* È un operatore! da + (somma) è un operatore a nessuno ridotte ad una costante non nessuno. Anche il tempo di esecuzione. Pertanto queste operazioni devono durare costanti al tempo di assemblaggio. Pertanto non BX, AX+2 non è scritta.

② Modi di indirizzamento

specifica l'operando di una istruzione (1, 2, ... o nessuno)

MOV (AX), (BX) 2 operandi
DEC CX 1 operando

I modi di indirizzamento possono essere registrati, possono stare in memoria o nelle istruzioni stesse (costante)

MOV [TABLE], AX È una cella di memoria che deve essere indicata tramite somma di indirizzo + offset

I modi di indirizzamento sono 7:

1) modo register addressing MOV BX, AX

2) modo immediate " MOV BH, 07h

Solo il secondo può essere una costante! La costante viene scritta sul codice macchina o su 8 o su 16 bit. L'assemblatore decide come rappresentarlo in modo da non sprecare memoria. Il processore legge la costante in complemento a due, ma il processore può scegliere la decimale, l'esadecimale ecc...

Perciò se è esadecimale alla fine devo mettere 0...h. Per parole capire che è esadecimale.

MOV CX, 0FFFh esadecimale
MOV CX, 011001b binaria
MOV CX, 10 senza specificare è decimale

3) direct addressing MOV AX, TABLE nome variabile

MOV AX, TABLE+2 offset di table + 2
MOV AX, TABLE[2] offset di table + 2
MOV AX, TABLE-2

} solo usati

5) Base relative addressing

MOV AX, [BX] + u accediamo alla cella della memoria con offset contenuto in BX e somma u è usata a scrivere MOV AX, [BX] oppure MOV AX, [BX + u]

6) Direct indexed addressing

utilizzata per il accesso al vettore

MOV AX, TABLE[DI] prendere l'offset di table sommarlo a DI e accedere

esempio:

for (i=0; i<DIM; i++)

vetto[i] = 0;

MOV DI, 0

MOV CX, DIM

può usare [DI], BX

es: MOV VET[DI], 0
ADD DI, 2
DEC CX
CMP CX, 0
JMP ES

non è bisogno di

word per perché è ho

sta dichiarata come byte

7) Base indexed addressing

MOV AX, TABLE[BX][DI] + E

si combinano due registri e una costante, somma i registri, somma la costante e tutto si somma a DS e si accede spostando [u AX


A cosa serve? Utile matrici!

l'x86 non supporta le matrici in se struct, allora come se si fa? esempio:

int mat[k1][k2];
mat[i][j] = 0;

} in C!

In C si alloca k1 * k2 * 2 byte (in verticale (ricorda come è organizzata la memoria))



Primo elemento della riga i-esima
offset (in 3) =
 $i * k_1 + j$

Istruzioni

L'assembler x86 non è orientato. Cioè quella struttura per cui dato un qualunque operando possiamo utilizzare qualsiasi modo di indirizzamento

(es.) mov □, □ non posso mettere nei due blocchetti due celle di memoria. Questo perché il processore non lo supporta.

Le istruzioni assembler sono classificate in varie categorie, ad esempio:

- Trasferimento dati
- Aritmetiche
- Manipolazione di bit
- Controllo di flusso

• Istruzioni di trasferimento dati


- L'istruzione più importante è la mov con tutte le caratteristiche sia viste (mov destinazione, sorgente) non possono essere due celle di memoria, né due variabili, i due operandi devono avere la stessa dimensione ecc...

Ci sono immutabili perché per la mov (vedi slide)


- Altre istruzioni sono ad esempio XCHG che supporta due registri come operandi, e scambia i due registri, questa istruzione non è indispensabile potrebbe essere realizzata con più mov
- XLAT non ha operandi, opera su registri stabili
- LEA esad effective address (offset) ha due operandi, registro e variabile prende l'offset della variabile e lo mette nel registro. È un'operazione importantissima che viene usata spesso è equivalente a mov registro, offset variabile. Usa più importante copia di un vettore di interi

- PUSH e POP il sistema operativo quando interviene nella compilazione del programma occupa una zona detta stack, in particolare attorno a CS, ES e SS, l'ultima è una zona di memoria di tipo LIFO. Attraverso la SP (stack pointer) che contiene l'offset all'interno del segmento di stack dell'ultimo elemento inserito, si effettuano operazioni di push e pop

all'inizio la SP punta fuori perché lo stack è vuoto, quando si vuole ad inserire viene decrementato



- INC e DEC incrementano di uno e decrementano di uno, possono essere definite su variabili (cassa di memoria) o su registri.
- ADC: Estendere le operazioni su 32bit



Quando ad aggiungere. Il LSW deve tener conto se c'è il riporto! Quindi la seconda ADD deve avviare il se il flag del riporto è settato ad 1 per Pz cioè è stata introdotta la ADC

esempio: l'operando 1 contenuto in AX e BX con AX contenente la HSW e BX la LSW mentre l'operando 2 sta in CX,DX il risultato si troverà in CX,AX

```
ADD DX, BX
ADC CX, AX
```

Esiste un'altra istruzione SBB per effettuare una sottrazione su 32bit


- MUL e DIV servono per moltiplicazioni e divisioni senza segno! Se ho bisogno di effettuare l'operazione con numeri con il segno devo usare le corrispondenti IMUL e IDIV

```
(es.) MUL BX vuol dire BX * AX -> DX, AX
      MUL BL vuol dire BL * AL -> AL
```

DX viene usato come registro accumulatore nel caso di riporti oppure operazioni che non stanno su 16 bit.

L'operando può essere una cella di memoria, ma bisogna specificare su quanti bit si trova la variabile stessa

(es.) DIV operando con operando = divisore



AX = dividendo di operazioni su 16 bit

DX alta AX bassa = dividendi di operazioni su 32bit

Se il quoziente non è rappresentabile il programma si ferma e chiama una procedura che segnala l'errore!

Supponiamo di avere l'istruzione JE EAX, essa verifica il flag di zero e modifica oppure no le istruzioni seguenti, modifica quindi l'indirizzo del PC. come? Dove prende e' indirizza? Lo deduce dalla posizione di EAX nel codice. conta quanto dista EAX dall'istruzione corrente, e ottiene l'offset, ne deduciamo che siccome questa distanza deve essere memorizzata in 1 byte massimo (da -128 a 127) non posso saltare troppo zippe in avanti. Allora come faccio se devo saltare molto più in avanti? uso una JMP che invece salta più dove voglio. Esiste una JMP FAR che sta su 5 byte invece che su 3 byte, e contiene CS e IP.

Osservazione: Esistono in assembler 3 tipi di salti:

- JAZ CS e IP
- near IP
- short A (distanza dall'istruzione corrente)

• Istruzioni di iterazione

- LOOP permette di eseguire un numero finito di volte un certo arco e dipende dal contatore CX quando CX viene decrementato fino a zero termina anche LOOP.

- LOOPE

• Istruzioni per la manipolazione dei bit

- AND dest, src esegue l'and bit a bit tra il contenuto di dest e quello di src il risultato è messo in dest

(es) $51\ 52\ 53\ 54\ x1\ x2\ x3\ x4 \rightarrow 0100\ x1\ x2\ x3\ x4$
 ho trasformato i 4 bit alti in zero.

Questa istruzione ha gli stessi limiti della AND cioè ad esempio dest e src non possono essere due registri.

- OR dest, src esegue l'OR bit a bit quindi effettivamente fa l'operazione opposta dell'AND per esempio se utilizzo AND per convertire da codice ASCII a binario utilizzerò invece l'OR per convertire da binario a codice ASCII (numero su 8 bit)

(es) OR AL, 30H usabile a ADD AH, 45 oppure OR AL, 'a'
 AND AL, 0FH usabile a SUB AL, 'a'

- XOR esegue l'XOR bit a bit tra dest e src XOR DX, DX (mette a zero)

- NOT operando esegue il complemento bit a bit dell'operando questa istruzione non va confusa con NEG (cambia il segno)

Utile parte che rimane sotto mettiamo questi 2a


N.B. SHR AL2 equivale a dividere per 4
 SHR AL3 equivale a moltiplicare per 8

con operandi senza segno

È un errore grave usare XOR e AND quando posso usare queste che impiegano molti cicli di clock in meno, in AL ottenuto il quoziente, il resto viene conservato solo se è 1

- SAR operando, contatore (identica area SHR in tutto e per tutto)
 - SAR operando, contatore shift e rimette l'ultimo che dovrebbe buttare nei posti vacanti dell'inizio
 - ROL operando, contatore (altre ROR, RCL, RCR)
- rimettono i bit che eliminano nei posti vacanti dell'inizio.

esempio: effettuare le nibble in un byte



Formato delle istruzioni macchina

È complicato trasportare il linguaggio assembler x86 in linguaggio macchina. Le istruzioni macchina dell'8086 hanno una dimensione da 1 a 6 byte dove alcuni di questi bit contengono il codice opera tivo (l'istruzione) e una parte di essi che contengono gli operandi (attenzione: alcune istruzioni non contengono l'operando ma solo codice operativo)

Tempo di esecuzione

Nel manuale di un processore possiamo andare a vedere quanto tempo richiede una certa istruzione, il compilatore che lavora in linguaggio macchina studia quali sono i comandi più rapidi che può utilizzare. Il tempo dipende:

- numero dei cicli di clock (cambia a seconda del processore ecc)
- tipo di istruzione
- posizione degli operandi (registri, memoria)
- allineamento degli operandi in memoria

Come si calcola il tempo di esecuzione?

- Considerate l'effettivo tempo di accesso EA
- tempo di accesso all'operando
- tempo di esecuzione dell'istruzione


Sistemi combinatori e sequenziali

Un sistema può essere:

- **Combinatorio:** le uscite dipendono solo dai dati in ingresso in quel momento non dalla storia passata
- **Sequenziale:** dipende dai dati in ingresso correnti e passati
ES. memoria

(1) Il comportamento di un sist. comb può essere descritto, a livello di specificità, da:

- una tavola della verità = \forall combinazione di ingresso \rightarrow combinazione di uscita o valore d'uscita




0 and 0	\rightarrow 0
0 and 1	\rightarrow 0
1 and 0	\rightarrow 0
1 and 1	\rightarrow 1

Difetto: n tende a crescere esponenzialmente con l'aumentare del numero di bit d'ingresso

- **Funzione booleana:** ottenuto il valore dell'uscita immettendo i dati in ingresso.

esempio: CODIFICATORE PRIORITARIO



Funzione booleana

$$\left. \begin{aligned} x_1 &= a + b \\ x_0 &= a + \overline{bc} \end{aligned} \right\}$$

tavola della verità


a	b	c	x ₀	x ₁
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	1	0
eccetera...				

La funzione booleana descrive in maniera più compatta le stesse info della tabella

(2) Il comportamento di un sistema sequenziale è definito attraverso:

- valori di corrente
- variabili di stato (rappresentano la storia passata)

esempio:



Se monitoro osservo i valori ogni ist di tempo se ricevo una sequenza di 101 ottiene un'uscita pari a 1.

Porte logiche

Attraverso l'uso del transistor è possibile implementare una qualsiasi porta logica:

AND	NAND	}	+ NOT
OR	NOR		
XOR	XNOR		


Questi componenti devono essere assemblati, combinati in maniera opportuna per formare le transistor

esempio:

1)	0	0	0	0
2)	0	0	1	1
3)	0	1	0	1
4)	0	1	1	0
5)	1	0	0	1
6)	1	0	1	1
7)	1	1	0	1
8)	1	1	1	1

Ho 6 uscite a 1
e 2 a 0

Per rappresentare le uscite ad uno posso usare porte and combinate con or
Per esempio la uscita 2 diventerebbe




Ma facendo in tal modo non si ottiene un circuito ottimizzato, è una cosa semplice ma non fornisce la soluzione migliore, vorremmo trovare un altro metodo migliore.

regole per un circuito ben progettato

- 1) simbolo linea o fusione porta è un CBF
- 2) se collegato (giustapposato) due CBF ottenuto un CBF
- 3) C1 e C2 sono due CBF il circuito ottenuto connettendo le linee d'uscita di C1 con le linee d'ingresso di C2 ottenuto un CBF
- 4) se u1 e u2 sono due ingressi di un CBF e li connetto ottenuto un CBF
- 5) non devono essere presenti cicli!

Profondità del circuito

Associata a ciascuna porta logica è associato un ritardo cioè il tempo (in nanosecondi) che la porta impiega a commutare da 0 a 1 o viceversa. Avendo tante porte logiche esecute con il proprio ritardo, il ritardo complessivo sarà la somma di tutti i ritardi.



Per essere il valore esatto associato all'ultima porta, devo far passare un tempo opportuno che bisogna calcolare.

Infatti prima che sia finita la transizione (della porta) cioè fin quando la porta non si è stabilizzata, non posso applicare un nuovo valore d'ingresso.


Calcolo critico

Rappresenta il cammino più lungo che collega l'ingresso con l'uscita cioè bisogna trovare quale tra i tanti è il ritardo massimo. (Indicazione su quale dei cammini più lunghi)
Questo cammino è individuato andando a cercare la profondità del circuito.

Circuiti sequenziali


Implementano funzioni dipendenti dal tempo, memorizzano info e sfruttano i ritardi delle porte.

Devono essere in grado di memorizzare lo stato precedente (es. attraverso una variabile di stato) allora abbiamo bisogno di memorizzare con un modulo dei bit. Il modulo che fa ciò è chiamato FLIP FLOP.



Un circuito è detto sequenziale quando è dotato di un clock e di flip-flop che permettano al circuito di assumere valori che dipendano anche dagli stati precedenti.

• Metodo di Huffman



I valori dei flip-flop possono memorizzati in una tabella di stato equivalentemente equivalente al diagramma degli stati

esempio: Se la variabile di stato deve assumere 5 valori il numero di FF è di 3 perché con 3 flip-flop rappresento 2^3 stati mentre con 2 FF solo $2^2 = 4$

In generale dato n numero di stati il posso rappresentarlo con $\log_2 n$ (prendendo l'intero superiore)

Passaggi: (Per arrivare al modo di Huffman)

1) Guardare il num degli stati e a seconda di questo determinare il numero di flip-flop (minimizzazione)

2) Assesno a ciascun stato il corrispondente valore dei flip-flop
 A questo punto posso cambiare la tabella degli stati nella conseguente tabella dei flip-flop

es:

A 0	B 0	→	000	0	000	0
A 1	B 0	→	000	1	001	0

3) Prendere la tab degli stati e trasformarla in quella dei FF


4) Collego i flip-flop con la logica combinatoria

⇒ Ottenuto il circuito combinatorio equivalente

Funzione booleana

- Costruire la tavola della verità
- Realizzare il corrispondente circuito minimo
- $F = a \cdot b + a \cdot c + b \cdot c \cdot d$

a	b	c	d	F
0	0	0	0	0
1	0	0	0	1
0	1	0	0	0
0	0	1	0	1
0	0	0	1	0
1	1	0	0	0
1	0	1	0	1
1	0	0	1	1
0	1	1	0	1
0	1	0	1	0
0	0	1	1	1
1	1	1	0	0
1	0	1	1	1
1	1	0	1	0
0	1	1	1	1
1	1	1	1	1



circuito non minimo

ab \ cd	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	1	1	1	1
10	1	1	0	1

mappa di Karnaugh

$F = \bar{a}c + cd + ab$
 1° term 2° term 3° term

3 cubi
 funzione minima

Problema di sistema sequenziale

- $x_1 = 1 \Rightarrow$ tutto moneta da 25
- $x_2 = 1 \Rightarrow$ tutto moneta da 10
- $z = 1 \Rightarrow$ tutto almeno 30




diagramma degli stati
 stati: monete che possiamo inserire per avere almeno 30 cent

$S_0 = 25 + 10$
 $S_1 = 25 + 25$
 $S_2 = 10 + 10 + 10$
 $S_3 = 10 + 10 + 25$

l'ordine di inserimento non importa

• Moduli aritmetici

A questa famiglia di moduli corrisponde ad esempio il sommatore. Possiamo avere complessivi variabile a seconda di:

- tipi di dati supportati
- tipi di operazioni
- velocità

Sommatore statico

Costa pochissimo

Supporta la presenza di un bit in più e un carry



È formato da un full-adder e un half-adder

Possiamo utilizzare un carry-look-ahead (costoso ma veloce) oppure un ripple carry adder (economico ma lento) oppure delle combinazioni dei due.

ALU

Si occupa delle operazioni aritmetiche e logiche. La ALU gestisce quindi operazioni del tipo combinatorio. È fatta da segnali in input, in output e alcuni di controllo, può avere inoltre un carry-in e un carry-out


Comparator a 4 bit
 Riceve dei segnali in input li confronta e stabilisce se sono uguali, se uno lo sono allora segnala qual è il maggiore. Può avere un segnale di enable. Per valutare due numeri posso controllare ogni bit. Se i primi n sono diversi allora subito posso decidere qual è il più grande se sono uguali guardo per i altri bit seguenti ecc ecc... In tal modo avrò un comparatore per i primi n bit altri per i seguenti quest'ultimi vengono attivati (a seconda del valore dell'enable) solo se necessario.

• Registro a m bit

Passiamo ai moduli di tipo sequenziale. I registri a m bit sono in grado di memorizzare m bit, essi sono costituiti da vari full-adder.

Sequenza di istruzioni:

- PC → AR
- AR → ABUS
- invio segnali di controllo alla memoria
- DBUS → DR
- DR → IR
- Assegnamento del PC



Alla fine PC contiene l'indirizzo dell'istruzione seguente mentre IR contiene il codice dell'istruzione da eseguire.

Tutto viene gestito dall'unità di controllo.

Nell'accumulatore vengono memorizzati i risultati delle istruzioni, esso infatti è un registro.

Estensioni:

Rispetto al processore minimo, è 8086 ha a disposizione più AR, questi registri possono avere diversi utilizzi, essere specifici per un certo compito.

Il numero di registri di un processore è fondamentale.

Alcune differenze risiedono anche nel tipo di istruzioni che i moduli possono eseguire (ad esempio se è ALU può eseguire solo somme o no).

Il registro di stato contiene un blocco di bit di stato e uno di controllo (es. bit di interrupt, bit di trap). Ci potrebbe essere un

registro dello stack implementato da stack register e stack pointer.


es. 05.2

$$C = (A \times B) + (A \text{ XOR } B)$$

- Unità di controllo

Processori:


- Unità di elaborazione: strutture hardware con i registri ALU strutture di supporto (multiplex...)
- Unità di controllo: deve prestare l'unità di elaborazione, attivando i segnali che vanno ai vari moduli sulla base di segnali che provengono dai moduli stessi o dall'esterno.




I segnali possono essere anche dei "Puls" settati a 1 o a 0 a seconda di cosa bisogna fare.



I segnali inoltre devono essere caricati sul bus uno e uno solo alla volta, pertanto è l'UC decide che valori devono andare ai registri, in Rin e Rout.



Il segnale Rmarout scrive solo sul bus esterno cioè l'abus



È più complicato perché può essere da tutti e due i bus e scrivere su entrambi

Attraverso R²out e R³out l'UC può far capire su che bus bisogna scrivere.

MOV R4, R5

Ho fatto il fetch dell'istruzione che ora si trova sull'IR. E' la CPU che deve decidere cosa fare, trattandosi di una MOV essa:

R5 out carica R5 sul bus esterno
 R4 in attiva il bus interno di R4 e carica il valore che c'è (quello di R5)

ADD R1, R2, R3

Voglio sommare R2 e R3 e spostarli in R1:

R2 out carica il valore di R2 sul bus esterno
 Y in lo appoggio momentaneamente su Y
 R3 out carica R3 sul bus interno della ALU
 Carry in 0 l'UC porta il carry in 0 zero perché non voglio riporti
 ADD attivo la ALU che somma
 Z in
 Z out carichiamo sul bus interno
 R1 in R1 prende ciò che c'è sul bus interno

MOV R4, 5

Voglio spostare nel registro R4 il valore immediato 5, memorizzato nel codice macchina, che a sua volta si trova nell'IR. Quindi si accede all'istruzione register. In particolare a quella parte destinata a contenere il codice macchina di 5.

IR out
 R4 in

MOV R3, var

Il processo è simile a quello precedente, tranne per il fatto che, quando si accede all'IR, questo contiene l'indirizzo in memoria di var. Si accede quindi alla memoria e si prende il valore di var.

IR out ... R3 in

MAR in • Osservazione:

MAR out Prima di queste istruzioni va eseguito il fetch

READ

aspetta MFC


SEL

MDR in

MAR out ...

Più grande ed è quindi più costosa.

In questo progetto avremo una sorta di "mappa" che per ogni segnale di controllo e per ogni istante di clock mi dice cosa è attivo e cosa non lo è.



Se mi accorgo che un valore non è corretto basta cambiare solo quel valore, pertanto ha un'elevata flessibilità.


Le procedure

Attraverso le procedure è possibile scrivere una sola volta delle istruzioni che devono essere ripetute più volte.

I vantaggi saranno: maggiore flessibilità del codice, risparmio di tempo e risparmio di memoria.

Ottimizzazione: per evitare di ripetere il programma (cosa è accesa in memoria) posso trasformare le procedure in macro.

Definizione di procedure:



Per chiamare la funzione uso l'istruzione `CALL target`, questa va a mettere nello stack l'indirizzo del target ovvero mette l'IP (istruzione successiva alla `CALL`), poi la `CALL` esegue un salto alla prima istruzione della procedura.

Istruzione `RET`

Esegue una `POP` dallo stack recuperando l'indirizzo di ritorno. E salta a tale indirizzo.

in assembler posso passare i Parametri attraverso variabili

① globali (consigliato)

```

LUNG EQU 100
.MODEL small
.STACK
.DATA

VET DW LUNG DUP(?)
SOM DW ?
----
.CODE
CALL SOM_VET

SOM_VET PROC
PUSH SI
PUSH AX
PUSH CX
MOV SI, 0
MOV AX, 0
MOV CX, LUNG
ADD AX, VET[SI]
ADD SI, 2
LOOP aces
MOV SOM, AX
POP CX
POP AX
POP SI
RET
SOM_VET ENDP
    
```

Tale metodo è fortemente limitante perché adatto ad utilizzare le vetture e Parametri quali emul e som.

Un'alternativa metodo implementa l'utilizzo dei registri. ②

```


.CODE
MOV AX, LENGTH VET
LEA BX, VET
CALL SOM_VET
MOV SOMMA, AX

SOM_VET PROC
PUSH BX
PUSH CX
MOV CX, AX
POP CX
POP BX
    
```

} Sostituibili ad
libere variabili
globali

* Non viene fatta la PUSH di AX perché quest'ultimo è il valore di ritorno della funzione! Non va quindi riportato al valore di prima!
Inconveniente: pochi registri a disposizione

③ uso dello stack:




```

P1 PROC
PUSH AX
PUSH BX
--
--
PRIMA ISTRUZIONE
MOV BP, SP
in tal modo sono
all'inizio dello
stack
E per accedere
utilizzerei
[BP+2]
    
```

Come prendo i due Parametri che sono sotto l'indirizzo di ritorno?

Attraverso il registro BP che viene utilizzato per accedere allo stack!

Lo stesso meccanismo può essere utilizzato per memorizzare il Parametro di output. Posso mettere o sotto i Parametri 1 e 2 oppure tra 1 e indirizzo di ritorno.



IR → address
↑
instruction register


esiste una funzione combinatoria che associa al valore di IR un indirizzo

se maggior costo delle microprocessore è il costo. Tuttavia molto spesso accade che i segnali di controllo sono troppi, si vede allora che alcuni di questi bit non assumono tutti i possibili valori cioè 2^N ma valori solo un tot.

esempio:



N=4	1000	memoria $\log_2 N = 2$ bit	00
	0100		01
	0010		10
	0001		11

è interfaccia tra la memoria e le JTR un decoder




Questa codifica è possibile perché il numero di bit attivi è sempre solo 1 (compatibilità del segnale)

Introduzione alle memorie



La differenza di velocità nel tempo tra processori e memorie aumenta

Bisogna gestire questa differenza perché i processori crescono diventando sempre più veloci mentre la velocità della memoria resta più o meno la stessa



trasferimento indica la velocità con la quale vengono trasferiti tali blocchi. Si misura in tempo/byte

3) modi di accesso

- **Casuale:** ogni unità ha un indirizzo specifico e le info possono essere lette in qualsiasi ordine, inoltre viene garantito un tempo di accesso costante per tutte le celle a cui accedo
RAM: ROM (candole) memorie a semiconduttore
- **Sequenziale:** le celle possono essere lette solo da un certo verso quindi solo secondo un ordine prefissato. Nastri
- **diretto:** ogni blocco ha un indirizzo e la ricerca del blocco avviene in maniera sequenziale. dischi magnetici
- **Associativo:** l'accesso avviene attraverso confronto del contenuto della cella, con quello specificato in una maschera
contenute indirizzabile memorie (RAM)

4) DURABILITÀ DEL CONTENUTO

In questo tipo di memoria si legge il contenuto e si cancella il contenuto della cella stessa. Oppure alcune memorie perdono il loro contenuto se esse non vengono accese dopo un tot di tempo.

Volatilità: un esempio è la memoria RAM, essa perde il proprio contenuto quando non è alimentata

5) AFFIDABILITÀ

È misurata attraverso due parametri:

MTTF: tempo medio di vita prima che si verifichi un guasto permanente

MTBF: frequenza media di guasti transitori

le memorie ad accesso casuale

• Caratteristiche generali:

Ogni cella può essere indirizzata indipendentemente
tempi di accesso usuali e costanti per ogni cella.

- Sequenzi di controllo permettono di riconoscere se:

bisogna leggere o scrivere

quando sei indirizzi sono disponibili sull'abus

quando i dati sono disponibili sull'abus (per la scrittura o per la lettura)

Difetto: La ROM non può più essere modificata! Pertanto qualsiasi errore di progettazione è drammatico.

Per evitare di perdere tutto il lavoro esistono delle piccole varianti che permettono di modificare il contenuto. Ad esempio le PROM non vengono programmate al momento della produzione ma al momento del primo utilizzo poiché al posto dell'archetto P c'è un diodo che viene bruciato o meno a seconda se si vuole un circuito o un altro circuito. Le EPROM sono notevolmente flessibili, possono essere modificate un numero indefinito di volte e possono essere programmate anche ~~in fase di~~ se sia montata nella scheda. Hanno un meccanismo di programmazione attraverso luce ultravioletta. Le EEPROM non hanno bisogno della luce ultravioletta. Le memorie FLASH sono come le EEPROM ma con tempi di scrittura un po' più veloci delle EEPROM e vengono scritte a blocchi.

Ram

Esistono molto più veloci delle altre memorie, ma la loro caratteristica base è l'essere volatili. Esistono due tipologie di memorie RAM:

STATICHE: Per implementare una singola cella si usa un 1P1P-1P0P queste sono molto veloci ma non possono memorizzare molti bit

DINAMICHE: Utilizzano un condensatore, più lento ma capace di memorizzare molte più informazioni.

Servono 6 transistor per memorizzare ogni bit di una memoria RAM statica.

Nella memoria dinamica vengono utilizzati meno transistor in modo tale che a parità di area di silicio si possa avere una memoria più capiente.

Al posto dell'archetto P c'è un condensatore, il meccanismo funziona tanto è più piccolo il condensatore che utilizzo in modo tale da poter utilizzare molti più condensatori. Inoltre abbiamo bisogno di una circuiteria che continuamente esegua il meccanismo di refresh altrimenti si perde il contenuto. Abbiamo ottenuto una memoria che per ogni bit utilizza un solo transistor. Ma perché è più lento? Perché le operazioni di lettura e scrittura devono caricare o scaricare del condensatori.

Refresh: Consiste nell'operazione di amplificazione del contenuto del condensatore. Si basa su operazioni di lettura fittive poiché il valore non viene trasmesso. Durante il refresh si possono eseguire le operazioni normalmente, ma se devo accedere alla cella in corso di refresh ~~devo~~ devo aspettare.

In termini di prestazioni questo approccio è notevolmente più favorevole:


$$T_{medio} = RC + (1-R)M$$

R indica la probabilità che venga cache hit le informazioni che mi servono
C è il tempo di accesso alla cache

M rappresenta la penalità di fetch ovvero il tempo di accesso alla memoria principale. La struttura della cache deve avere un meccanismo per memorare le informazioni maggiormente utilizzate. La cache contiene anche una parte chiamata tag che memorizza l'indirizzo del blocco che in quell'istante è contenuto nella cache. Pertanto tag è una tabella che mi dice per ogni linea quale è il blocco a cui appartiene. Tutto ciò è accompagnato da una parte fisica che si interfaccia con il processore.

HIT: con le termine si indica quel fenomeno per cui l'informazione si trova in cache

MISS: si indica il caso in cui l'informazione non si trova in cache. In questo caso bisogna accedere in memoria e oltre a questo caricare attraverso la cache contro il blocco. Pertanto il sistema in questo caso rallenta ancor di più del caso di lettura semplice dalla memoria. In realtà la frequenza dei miss non è molto elevata. In alcuni casi quindi si preferisce non usare il meccanismo di cache.



La cache è messa in posizione strategica per evitare quando possibile di utilizzare il BUS.

La cache è divisa in cache istruzioni e cache dati in alcuni casi e in questo caso si usa un'architettura di tipo Harvard.

Parametri delle cache:

- Dimensioni
- Meccanismo di mapping: La cache deve decidere quali blocchi caricare in memoria. Quindi deve accedere alla mem. principale e caricarlo, dopo ciò deve mettere l'indirizzo del blocco nel tag. Il problema è dove mettere il blocco nella cache sia tutta piena? Meccanismo del direct mapping: all'inizio i blocchi vengono messi nell'indice corrispondente cioè blocco in posizione 0, blocco 1 in posizione 1. In termini matematici: $k = i \bmod N$ la cache esegue in tempo estremamente basso il calcolo di k e sistema il blocco.

Set associative mapping

L'idea è quella di dividere le linee della cache in insiemi di 2. n.B linee. Nel momento in cui devo cercare k lo faccio nella stessa maniera $k = i \bmod M^*$ ma stavolta k non indica la linea ma l'insieme, e poi con meccanismo pseudo-casuale metto nelle insieme k e nella lista z il codice.

* $M =$ numero linee insiemi

I confronti sono pari al numero di linee facenti parte dell'insieme ad esempio 4 linee - 4 comparatori.

Caso di miss:

In caso di miss il processore va in memoria e prende il blocco, tuttavia per rispettare il principio di località esse deve prendere il blocco meno utilizzato e sostituirlo (alcuni metodi utilizzano la strategia FIFO per vedere quale blocco è presente nella cache da più tempo) ma questo meccanismo è poco interessante). Un meccanismo molto efficiente utilizza il LRU (quello poco accettato viene cancellato) ma è troppo costoso! La strategia vincente è quella del LRU sostituisce quello acceduto meno recentemente cioè quale linea del blocco è stata acceduta per prima. La differenza con il FIFO è che questo scarta tutto il tempo dall'inizio non solo negli ultimi accessi.

o Interf. 8255

Interfaccia Parallela Programmabile

Il processore deve poter comunicare con le periferiche I/O. Io fa attraverso l'uso delle interfacce, un esempio potrebbe essere la porta parallela programmabile. Essa viene impiegata per le famiglie 8085 e 8086.

chip: È costituito da un corpo e tanti pin (Piedini) che possono andare verso il processore o verso l'esterno attraverso le bus.

- Modalità di lavoro

Insieme di 4 registri da 8 bit corrispondenti alle 3 porte e al registro di controllo. Il metodo utilizzato per la gestione delle periferiche è del tipo isolated I/O.

Accedendo ai tre registri delle porte si esegue lo spostamento dati da essi posso leggere e scrivere. Il registro di controllo permette di gestire cosa voglio fare sulle altre porte. Su di esso si può soltanto scrivere. L'indirizzo della porta parallela è definito al momento della "costituzione" e quindi un qualcosa di cablato non è deciso dal programmatore.

- Segnali di controllo

CS: Abilita la comunicazione tra CPU e 8255 attraverso un segnale basso.

RD: Invia il dato o l'informazione sul data bus per la CPU. Esistono tanti altri segnali di controllo (WR, RESET).

- Modi di funzionamento

- Modo 0
 - Modo 1
 - Modo 2
- } lavorato con e' interrupt controller

I pin sono raggruppati in due gruppi (A, B)

Le parole di controllo sono scritte sul quarto registro e possono avere due funzioni:

- a) Programmazione del modo di funzionamento
- b) Scrittura bit a bit (di un singolo valore logico in un singolo bit della porta C).

MECCANISMI DI I/O

I/O Programmato

È scritto completamente al livello software, quando la periferica deve essere scatta la CPU interroga il registro di stato, più quando questo non indica che il dato è stato caricato. Il problema è che è poco efficiente perché la CPU deve "aspettare" che la periferica abbia terminato, senza far altro.

Interrupt

In questo caso la periferica comunica con la CPU tramite un bit che assume un determinato valore a seconda se la periferica è pronta a ricevere un nuovo dato. Quando questo bit è a uno, c'è un altro segnale, quello di interrupt che "ferma" la CPU (procedura di servizio dell' interrupt)

In questo caso il processore può far altro mentre la periferica lavora. Se voglio gestire più periferiche (il segnale di interrupt è unico) allora devo avere anche un interrupt controller ovvero un dispositivo che inoltra la richiesta di servizio alla CPU. Come fa la CPU a capire qual è la periferica che ha richiesto l' interrupt? Esistono un certo numero di procedure di servizio dell' interrupt a seconda della periferica pronta se ne attiva una e la CPU svolge i compiti suoi.

Inoltre ogni periferica ha un codice proprio, quando la CPU si accorge che l' interrupt controller è a 1 attiva l' interrupt acknowledge e a sua volta l' interrupt controller carica il codice della periferica. Esiste una interrupt vector table in cui per ogni elemento c'è scritto l'indirizzo della ISR associata alla periferica. Quindi in realtà dopo l' interrupt acknowledge, l' interrupt controller fornisce il numero della periferica, che è anche il numero della cella dell' interrupt vector table. (situata di norma a partire dall'indirizzo) Quando la CPU sta eseguendo un programma le arriva la richiesta da una periferica, quando finisce di fare il servizio la periferica deve tornare al programma che stava eseguendo. Lo fa attraverso un meccanismo simile a

Inconveniente: mentre il DMA lavora, la CPU perde l'utilizzo del bus, ed è quindi costretta ad aspettare il DMA.

Per risolvere il problema si utilizzano vari modi:

- trasferimento a blocchi
- trasferimento con Cycle Stealing
- trasferimento in Transparent DMA

Il BUS

Il bus è una struttura di comunicazione generalmente condivisa. L'interfaccia è composta da due moduli inseriti in una unica struttura, il controller.

Bus Multiplexato

La linea di bus permette il passaggio sia di dati che di indirizzi, questo perché essi non vengono mandati contemporaneamente, bisogna solo far attenzione a capire di che tipo di dati stiamo viaggiando.

Bus multiplex

Ci sono due linee di bus differenti, in modo tale da poter mandare contemporaneamente dati o indirizzi a più dispositivi, CPU o memoria ecc...

Master e Slave

Le unità connesse al bus sono di due tipi:

Master: il dispositivo decide quando iniziare, come accedere ecc... cioè prende il controllo del bus

Slave: risponde ai comandi del dispositivo master

Quando ci sono più master bisogna stabilire chi sia quello effettivo.

Sincroni, Asincroni

I bus sincroni sono quello che condividono lo stesso segnale di clock (che fa parte del bus stesso) la frequenza del clock è determinata dal dispositivo più lento, ogni dato deve raggiungere la destinazione nello stesso tempo delle altre, pertanto un bus di questo tipo non può essere troppo lungo.

Inconveniente: se ho moduli che lavorano con tempi diversi devo adattare la frequenza a quello più lento, rallentando anche gli altri.

Pollibus: All'arbitro arriva l'ora dei segnali dei dispositivi quindi un solo bus request.


L'arbitro manda sue "bus" (cerche di sotto) le bus scout. (Poll counter il numero $1024m$ con $m = \text{num}$ dispositivi)

L'arbitro interroga le unità per sapere chi ha fatto richiesta, con un ordine casuale.

La differenza con il dissi. Charvius è che nel primo si trasmette il segnale nel secondo è l'arbitro che interroga.

Memorie ad accesso seriale

Sono collocate nella parte più bassa della gerarchia delle memorie. La loro caratteristica fondamentale è l'elevato tempo di accesso.




La memoria virtuale

Per quanto riguarda le memorie esistono diversi livelli classificabili attraverso due parametri principali:


- dimensione
- costo

Ulteriori parametri sono ad esempio il tempo di accesso alla memoria. Scendendo nei livelli aumenta il tempo d'accesso pertanto tra mem. principale e secondaria è opportuno inserire un livello costituito dalla memoria virtuale simile alle cache (tranne per il fatto che la cache si interpone tra regista e mem. principale).

Il meccanismo della memoria virtuale è dunque diverso da quello delle cache.



Il meccanismo sussiste nel far credere alla CPU che esiste un'unica grande memoria virtuale che lui crede una memoria principale anche se così non è. Abbiamo bisogno di un dispositivo che traduca gli indirizzi virtuali che la CPU invia (perché crede che la memoria sia virtuale) in indirizzi fisici non cui realmente si può accedere alla mem. principale, se poi questi non sono in memoria, deve fermare la CPU. Tale modulo prende il nome di memory management unit. Nel caso in cui non sia presente l'indirizzo in memoria princ. si parla di page fault (equivalente al miss). L'MMU si accorge che la pagina manca e chiama il sistema operativo che prende questi indirizzi mancanti. La dimensione dei blocchi rispetto alle cache è notevolmente maggiore.



L'MMU quando si accorge di page fault chiama il meccanismo di eccezione.

Un'indirizzo logico i bit alti rappresentano la pagina di mem. virtuale quelli bassi la usa nella pagina.

Le architetture a pipeline

Sono architetture di processori più avanzati.

Per aumentare le prestazioni di un processore si può:

- aumentando la velocità dei componenti (fino ad un certo punto migliorando solo le tecnologie, es. i transistor, i chip...)
- cambiando l'architettura del processore

Il numero di colpi di clock per eseguire un'istruzione dipende dall'architettura, il tempo di ogni istruzione dipende dalla freq. a cui lavora il processore.

Pipeline

È l'equivalente della catena di montaggio. Ogni istruzione è articolata in diverse fasi: FETCH, DECODE, EXECUTE, WRITE. Il processore esegue le fasi di un'istruzione, poi quelle della seguente ecc. e nel processore una parte si occupa del fetch, una dell'execute ecc. Pertanto lavora una sola parte per volta. Si è pensato quindi di far funzionare contemporaneamente tutte le parti del processore. Ad ogni colpo di clock tutte e 4 le unità lavorano su qualcosa. L'hardware che si occupa di una singola istruzione è chiamato stadio. Dopo un certo numero di clock ad ogni colpo di clock si completa un'istruzione.

• Presupposto: (1 istr. ogni clock, stesso set di istruzioni)

Il set di istruzioni da eseguire deve essere lo stesso, o perlomeno simile, non posso mettere insieme una NOP con uno DIV!

La NOP terminerà molto prima, quindi ogni stadio deve essere eseguito nello stesso tempo in cui vengono eseguiti gli altri. Esistono dei registri di pipeline in cui vengono memorizzati i risultati dello stadio precedente.

CISC il numero di istruzioni completate ad ogni colpo è < 1
RISC completano un'istruzione ogni colpo di clock

SUPERSCALARI riescono a completare anche più istruzioni al colpo di clock

• Problema: i presupposti sono difficili da verificare!

Il problema più grande delle pipeline è lo stallo cioè il processore non riesce a completare l'istruzione in un solo colpo di clock.

Questo si verifica perché due istruzioni contengono un dato in dipendenza, cioè la seconda contiene un dato che dipende dalla prima.

Soluzioni:

1) Rendere più complesso il processore in modo che capisca se c'è una dipendenza e introduca degli stadi (soluzione hardware)

2) L'hardware non viene modificato, ma chi scrive il codice sa come è fatto un processore e aggiunge delle NOP per far dare l'istruzione successiva. In realtà non è il processore ad aggiungere le NOP ma il compilatore. Se cambio il processore il codice non va bene!

(soluzione software)

• Problema 3: Istruzioni di salto!


Quando si incontra un'istruzione di salto, l'azionamento del program counter avviene nella fase di write, tuttavia anche se si dovrebbe "saltare" ad eseguire lab, il processore ha già avviato un'altra istruzione che non sarà quella di label poiché il program counter non è azionato!

Quindi nella pipeline entrano un numero n di istruzioni scartate.

Soluzioni:

1) Viene modificato l'hardware in modo che non appena il processore carica un'istruzione di salto, blocca il fetch e le fasi successive delle altre istruzioni.

Teniamo come:



* Il processore si accorge del salto solo dopo aver ~~avuto~~ eseguito il fetch dell'istruzione seguente, pertanto dovrà essere eliminata un'istruzione dalla pipeline.

(soluzione hardware)

2) Dopo l'istruzione di salto devo aggiungere un numero n (branch delay slot) di NOP (soluzione software)

II Processori Super-scalari

Possono completare più di una istruzione per ogni colpo di clock, sono costituiti da più pipeline.

es. Consideriamo 10 partecipanti ad una gara, voglio trovare il numero di possibili ordini di risultati per il 1° 2° 3° posto

$$D_{10,3} = \frac{m!}{(m-k)!} = \frac{10!}{7!} = 10 \cdot 9 \cdot 8 \quad \text{con } m=10 \quad k=3$$

Caso particolare: Se voglio calcolare $D_{m,m}$ cioè se $k=m$ allora si parla di permutazioni e si indica con $P_m = m!$

Ipotesi: Fin'ora abbiamo considerato che nel momento in cui un oggetto veniva scelto, questo poi veniva messo da parte, se invece non lo eliminiamo dall'insieme delle possibili scelte, otteniamo le cosiddette

disposizioni con ripetizione e lo indichiamo con

$$D_{m,k} = \underbrace{m \cdot m \cdot \dots \cdot m}_{k \text{ volte}} = m^k$$

esempio: Numeri binari: ho k bit quanti numeri posso formare?
 n° rappresentazioni = 2^k

• Permutazioni con elementi indistinguibili

es. Consideriamo la parola AALAA quanti anagrammi?

AAL
 A LA
 LAA } 3 anagrammi

Ma in realtà quello che sto facendo non è altro che una permutazione e noi sappiamo che $P_n = n!$

In questo caso otterrei $P_5 = 5! = 6$ come mai invece gli anagrammi sono solo 3?

- Se indico le lettere A con A1 e A2 ottengo:

A1A2L
 A1LA2
 A2LA1
 A1A1L
 LA1A2
 LA2A1 } 6 anagrammi

es. Abbiamo un gruppo di 20 persone. Le prendo 2.

Quante sono le possibili coppie.

$$C_{20,2} = \binom{20}{2} = \frac{20!}{2! \cdot 18!} = \frac{20 \cdot 19}{2} = 190$$

Esercizi

1. Consideriamo tutte le possibili coppie (i, j) $i, j \in \{0, 1, \dots, 9\}$

- a) Cardinalità dell'insieme?
- b) Quante ce ne sono con $i \neq j$?
- c) Quante con $i < j$?
- d) Quante con $i \leq j$?

Svolgimento

- a. $x = 10^2 = 10 \cdot 10$ è una disposizione con ripetizione
- b. $x = 10 \cdot 9 = 90 = D_{10,2}$ (disposizione)
- c. $x = \frac{90}{2} = 45 = C_{10,2}$
- d. $x = 45 + 10 = 55$

2. Trovare gli anagrammi della parola PALLA

$$M_A = 2 \quad M_L = 2 \quad M_P = 1 \quad M_{A_2} = 5$$

$$x = \binom{5}{2 \ 2 \ 1} = \frac{5!}{2! \cdot 2! \cdot 1!} = 30$$

3. Consideriamo un'urna con 20 palline numerate da 1 a 20 ed eseguiamo 5 estrazioni con reimbuissolamento (rimetto dentro l'urna la pallina estratta). Quante sono le possibili sequenze?

$$x = \underbrace{20 \cdot 20 \cdot \dots \cdot 20}_{5 \text{ volte}} = 20^5$$

Probabilità (12/5)

Indichiamo con il termine esperimento un evento di cui non conosciamo l'esito e denotiamo con Ω l'insieme dei possibili risultati. Denotiamo con $A \in \Omega$ un possibile sottinsieme es. risultato pari o dispari, comunemente si associa ad A la probabilità che esca quel risultato e si indica con $P(A)$ ed è compresa tra 0 e 1.

Concezione classica:

$$P(A) = \frac{\text{casi favorevoli ad } A}{\text{casi possibili}}$$

$$= \frac{\text{cardinalità di } A}{\text{cardinalità di } \Omega}$$

Con tale definizione però stiamo supponendo che i casi abbiano tutti la stessa probabilità di verificarsi, cioè casi equiprobabili.

Concezione frequentista: $P(A) =$ limite supposto esistente, del rapporto tra casi favorevoli ad A e totale di prove effettuate.

$$P(A) = \lim_{n \rightarrow \infty} \frac{m}{n}$$

Ma insorge anche qui dei problemi, innanzitutto per la definizione di limite dovremmo avere un intorno di n , ma non ce lo abbiamo, inoltre l'esperimento andrebbe ripetuto infinite volte ma le condizioni devono essere le stesse e l'esperimento si deve poter ripetere! (Non sempre è possibile)

Concezione soggettivista:

$P(A) =$ misura del grado di fiducia che un individuo coerente attribuisce al verificarsi di A .

Grado di fiducia: cifra che sono disposto a scommettere per guadagnare 1 se A si verifica.

Individuo coerente: disposto ad essere sia scommettitore che bookmaker.

es. Sia $\Omega \equiv \mathbb{R}$

$\mathcal{A} = \{ (a, b] \text{ con } a, b \in \mathbb{R} \text{ e } a < b \text{ più tutte le possibili unioni e intersezioni di questi intervalli} \}$

Consideriamo anche gli insiemi:

$$A_m = (a, b - 1/m) \text{ con } m \in \mathbb{N}^+$$

$\bigcup_{m=1}^{\infty} A_m = (a, b]$ è sicuramente un'algebra ma non

è una σ -algebra perché $\bigcup_{m=1}^{\infty} A_m = (a, b]$ (non soddisfa la proprietà III delle σ -algebre)

DEF: Una applicazione $P: \mathcal{A} \rightarrow \mathbb{R}$ ovvero $P: A \in \mathcal{A} \rightarrow P(A) \in \mathbb{R}$

è detta probabilità se soddisfa 3 condizioni:

1. $P(A) \in \mathbb{R}^+$ cioè $P(A) \geq 0$
2. $P(\Omega) = 1$
3. Data famiglia $\{A_i \mid i \in \mathbb{N}\}$ di eventi incompatibili, se $\bigcup_{i=1}^{\infty} A_i \in \mathcal{A}$ allora $P(\bigcup_{i=1}^{\infty} A_i) = \sum_{i=1}^{\infty} P(A_i)$

Osservazione: Alla proprietà 3 faremo assieme una 3' così definita:

$A, B \in \mathcal{A}$, $A \cap B = \emptyset$ allora:

$$P(A \cup B) = P(A) + P(B) \quad (\text{caso particolare della 3})$$

(Proprietà di additività)

È detta terna di probabilità o spazio di probabilità la seguente

$$(\Omega, \mathcal{A}, P)$$

Le funzioni che ad un sottoinsieme assegnano un numero reale si dicono misure. Allora le probabilità sono particolari misure.

Esempi:

- 1) Supponiamo di avere un'urna con tre bisce, due di colore rosso e una bianca

urna: $\{A_1, A_2, B\}$

L'esperimento consiste nell'estrazione di una bisca

Esempio: lancio dado equilibrato

insieme delle parti di Ω

$$\Omega = \{1, 2, \dots, 6\}$$

$$a = P(\Omega)$$

P.e.c. $P(\{a\}) = 1/6$ è una probabilità uniforme in quanto ad ogni faccia del dado osservato la probabilità di verificarsi.

• $A = \{ \text{esce un numero pari} \} \Rightarrow$

$$P(A) = P(\{2\} \cup \{4\} \cup \{6\}) = P(\{2\}) + P(\{4\}) + P(\{6\}) = 3 \cdot \frac{1}{6} = \frac{1}{2}$$

• $B = \{ \text{esce un multiplo di 3} \} \Rightarrow$

$$P(B) = P(\{3\} \cup \{6\}) = P(\{3\}) + P(\{6\}) = \frac{1}{3}$$

• $C = \{ \text{esce un pari o un multiplo di 3} \} \Rightarrow$

$$P(C) = P(A \cup B) = P(A) + P(B) - P(A \cap B) = \frac{2}{6} + \frac{3}{6} - P(\{6\}) =$$

$$\frac{2}{6} + \frac{3}{6} - \frac{1}{6} = \frac{4}{6} = \frac{2}{3}$$

Oppure:

$$P(C) = P(\{2, 3, 4, 6\}) = 4 \cdot \frac{1}{6} = \frac{2}{3}$$

• $D = \{ \text{esce un numero dispari} \}$

$$P(D) = P(\{1, 3, 5\}) = 3 \cdot \frac{1}{6} = \frac{1}{2} = P(\Omega) - P(A) = 1 - \frac{1}{2} = \frac{1}{2}$$

Esempio: 5 componenti indistinguibili di cui 3 funzionanti, 2 guasti estraliamo 2 di questi componenti.

• $A = \{ \text{entrambi sono guasti} \}$

• $B = \{ \text{estrasso solo 1 guasto} \}$

• $C = \{ \text{almeno 1 è guasto} \}$

$$\Omega = \{ (F, F), (F, B), (F, S), (B, F), (B, B), (B, S), (S, F), (S, B), (S, S) \}$$

Oppure posso chiamare i dispositivi: S_1, S_2, F_1, F_2, F_3

$$\Omega = \{ (S_1, S_2), (S_1, F_1), \dots, (S_2, S_1), (F_1, S_1), \dots \}$$

$$\# \Omega = 5 \cdot 4 = 20$$

$$P(\{a, b\}) = \frac{1}{20}$$

1. $A = \{ (F_2, F_2), (S_2, S_2) \}$

$$P(A) = P(\{S_1, S_2\}) + P(\{B_2, S_2\}) = 2 \cdot \frac{1}{20} = \frac{1}{10}$$

$$P(A) = \frac{\#A}{n} = \frac{2}{5 \cdot 4} = \frac{1}{10}$$

• Probabilità Condizionata (questo)

Siano $A, B \in \Omega$ e $P(B) \neq 0$

La probabilità condizionata dell'evento A, dato B, è la seguente:

$$P(A|B) = \frac{P(A \cap B)}{P(B)}$$

Volendo fare un parallelo con la definizione classica di probabilità otteniamo che:

$$P(A) = \frac{MA}{M} \quad \text{mentre} \quad P(A|B) = \frac{MA \cap B}{MB}$$

Dimostrazione: $P(A|B) = \frac{MA \cap B}{MB}$
 divido tutto per M: $P(A|B) = \frac{\frac{MA \cap B}{M}}{\frac{MB}{M}} = \frac{P(A \cap B)}{P(B)}$

Esempio: Lancio del dado (equilibrato) $\Omega = \{1, 2, \dots, 6\}$

$A = \{\text{esce } \{2\}\} \quad P(A) = 1/6$

$B = \{\text{esce pari}\}$

$$P(A|B) = \frac{P(A \cap B)}{P(B)} = \frac{1/6}{3/6} = \frac{1}{3}$$

$\bar{B} = \{2, 4, 6\} \quad P(\bar{B}) = 1/3$

• Relazioni tra $P(A)$ e $P(A|B)$

es: $A = \text{esce il numero 2}$
 $B = \text{esce un num. pari}$

$$P(A) = 1/6 \leq P(A|B) = 1/3 \quad (\text{aumenta})$$

es: $A = \text{esce il numero 2}$
 $B = \text{esce un dispari}$

$$P(A) = 1/6 \geq P(A|B) = \frac{P(\emptyset)}{P(B)} = 0 \quad (\text{diminuisce})$$

es: $A = \text{esce un numero } \in \bar{B}$
 $B = \text{esce un dispari}$

$$P(A) = 2/6 = P(A|B) = \frac{P(A \cap B)}{P(B)} = \frac{1/6}{3/6} = \frac{1}{3} \quad (\text{costante})$$

Definizione: Due eventi $A, B \in \Omega$ sono detti **stocasticamente indipendenti** se $P(A|B) = P(A)$

o **precisamente** se $P(A \cap B) = P(A) \cdot P(B)$

Teoremi e Proprietà (LE 11)

PROP: Siano A e B indipendenti $\Rightarrow \bar{A}$ e \bar{B} sono indipendenti

Dim: Sappiamo che: $P(A \cap B) = P(A) \cdot P(B)$

Ma $P(\bar{A} \cap \bar{B}) = P(\overline{A \cup B})$ per De Morgan

$$P(\bar{A} \cap \bar{B}) = 1 - P(A \cup B) = 1 - P(A) - P(B) + P(A \cap B) =$$

$$1 - P(A) - P(B) + P(A) \cdot P(B) = 1 - P(A) - P(B) + P(A) \cdot P(B) =$$

$$(1 - P(A)) (1 - P(B)) = P(\bar{A}) \cdot P(\bar{B})$$

Allora \bar{A} e \bar{B} sono indipendenti

Analogamente se A e B sono indipendenti, lo saranno

pure A, \bar{B} oppure \bar{A}, B

Teorema del Prodotto

Data una famiglia di eventi $\{A_1, \dots, A_n\}$ con $A_i \in \mathcal{A}$ vale:

$$P(A_1 \cap A_2 \cap \dots \cap A_n) = P(A_1) \cdot P(A_2 | A_1) \cdot P(A_3 | A_1 \cap A_2) \dots \cdot P(A_n | A_1 \cap \dots \cap A_{n-1})$$

Dim (per induzione)

con $n=2$ $P(A_1 \cap A_2) = P(A_2) \cdot P(A_2 | A_1)$

$$P(A_2 | A_1) = \frac{P(A_1 \cap A_2)}{P(A_1)}$$

multiplico amboi membri

per $P(A_1)$ e ottengo il risultato

con $n \geq 2$ Supponiamo sia valido per $n-1$

$$P(A_1 \cap \dots \cap A_{n-1}) = P(A_1) \cdot P(A_2 | A_1) \cdot \dots \cdot P(A_{n-1} | A_1 \cap \dots \cap A_{n-2})$$

Consideriamo $P(A_1 \cap \dots \cap A_n) = P(B \cap A_n)$ dove $B = A_1 \cap A_2 \cap \dots \cap A_{n-1}$

Allora ci siamo ridotti al caso $n=2$:


$$P(A_1 \cap \dots \cap A_n) = P(B) \cdot P(A_n | B) =$$

$$P(A_1) \cdot P(A_2 | A_1) \cdot \dots \cdot P(A_{n-1} | A_1 \cap \dots \cap A_{n-2}) \cdot$$

$$P(A_n | A_1 \cap \dots \cap A_{n-1})$$

qed

esempio: Immaginiamo di possedere 2 monete indistinguibili tali che solo la prima è equilibrata.



Estraiamo una moneta ed effettuiamo un lancio

$$\Omega = \{ \text{testa, croce} \} \quad \text{oppure} \quad \Omega = \{ (M1, t), (M2, t), (M1, c), (M2, c) \}$$

$$B = \{ \text{esce testa} \} = \{ (M1, t), (M2, t) \}$$

• Consideriamo la partizione:

A_1 : esce $M1$

A_2 : esce $M2$

oppure

$$P(B) = P(A_1) \cdot P(B|A_1) + P(A_2) \cdot P(B|A_2) = \frac{1}{2} \cdot \frac{1}{2} + \frac{1}{2} \cdot \frac{1}{3} = \frac{1}{1/2}$$

esempio: 2 dadi equilibrati e lancio in sequenza e calcolo la somma

$$P(\text{Somma} = 5) = ?$$

$\Omega = \{ 2, 3, 4, \dots, 12 \}$ Ma in questo caso i risultati non avrebbero ugual probabilità quindi non un conviene utilizzare tale scelta per Ω

$$\Omega = \{ (1,1), (1,2), \dots, (2,1), (2,2), \dots \} \quad \#(\Omega) = 36$$

$$P(B) = P(\{(a,b) : a+b=5\}) = P(\{(1,4), (2,3), (3,2), (4,1)\}) = 4/36$$

Ma questo approccio per tanti dadi non è comodo

A_1 : 1° dado = 1

A_2 : 1° dado = 2

!

A_6 : 1° dado = 6

Partizione

$$P(B) = \sum_{i=1}^6 P(A_i) \cdot P(B|A_i) = P(A_1) \cdot P(B|A_1) + \dots + P(A_6) \cdot P(B|A_6)$$

$$\frac{1}{6} \cdot \frac{1}{6} + \frac{1}{6} \cdot \frac{1}{6} + \frac{1}{6} \cdot \frac{1}{6} + \frac{1}{6} \cdot 0 + \frac{1}{6} \cdot 0 = \frac{4}{36}$$

$$P(B|D_1) = P(B_1 \cap B_2 | D_1) = P(B_1 | D_1) \cdot P(B_2 | B_1 \cap D_1)$$

(per la formula del prodotto)

$$= \frac{2}{3} \cdot \frac{1}{4}$$


$$\begin{aligned} \bullet P(\bar{C}) &= P(\overline{B_1 \cap B_2}) = 1 - P(B_1 \cap B_2) = \\ &= 1 - [P(D_1) \cdot P(B_1 \cap B_2 | D_1) + P(D_2) \cdot P(B_1 \cap B_2 | D_2)] \\ &= 1 - \left[\frac{1}{2} \cdot \frac{3}{2} \cdot \frac{2}{4} + \frac{1}{2} \cdot \frac{3}{6} \cdot \frac{2}{5} \right] = 1 - \end{aligned}$$

$$\bullet P(D_1 | \text{rosse}) = P(D_1 | B) = \frac{P(D_1) \cdot P(B | D_1)}{P(B)} = \frac{1/2 \cdot 2/3 \cdot 1/4}{3/20}$$

$$\begin{aligned} \bullet P(\text{2}^\circ \text{rossa} | \text{1}^\circ \text{rossa}) &= P(B_2 | B_1) = \frac{P(B_1 \cap B_2)}{P(B_1)} = \\ &= \frac{P(B)}{P(D_1) \cdot P(B_1 | D_1) + P(D_2) \cdot P(B_1 | D_2)} = \frac{3/20}{1/2 \cdot 2/3 + 1/2 \cdot 2/5} = \frac{1}{3} \end{aligned}$$

• Complementi Combinatoria (15/11)

esempio:



Abbiamo una griglia vogliamo raggiungere il punto B partendo da A.

gli spostamenti possibili sono destra e in alto.

Quanti sono i percorsi possibili?

• Sicuramente ce ne dovranno essere 3 verso l'alto e 4 verso destra, tutti i percorsi sono per conseguenza con elementi indistinguibili

$$UUUUDDDD \Rightarrow \#(P) = \frac{7!}{3! \cdot 4!}$$

Coefficienti multinomiali

Abbiamo n individui da suddividere in r gruppi, m_1, m_2, \dots, m_r con $m_i = n^\circ$ individui $m_1 + m_2 + \dots + m_r = n$

#(Possibili suddivisioni) = ?

$$\begin{aligned} \text{1}^\circ \text{ gruppo} & \binom{n}{m_1} & \text{2}^\circ \text{ gruppo} & \binom{m_2}{m_2} = 1 \\ \text{2}^\circ \text{ gruppo} & \binom{n-m_1}{m_2} & & \\ \vdots & & & \end{aligned}$$

$$\begin{aligned}
 \text{(ii) } m=3 \quad P(\text{mom st. scemo}) &= 1 - \frac{361}{365} \frac{362}{365} = 1 - \frac{361 \cdot 362}{365^2} \\
 &= 1 - \frac{361 \cdot 362 \cdot 363}{365^3} \\
 &= 1 - \frac{365!}{365^m (365-m)!} \\
 &= 1 - \frac{365!}{365^m (365-m)!}
 \end{aligned}$$

(iii) $m=23 \quad p = 0.567$

ESEMPIO: Svezbookin?

IPOTESI: • Indipendenza tra i passeggeri

• $(p \in (0,1))$ Probabilità che il singolo passeggero non si presenti

• Pizzeria (compagnia piccola) $AO \rightarrow AN$ con 20 posti prenotazioni: 22 posti

$P(\text{overbook}) = ?$

Sia N il numero di individui presenti alla partenza.

$$\begin{aligned}
 P(\text{over}) &= P(N \geq 21) = P(N=21) + P(N=22) \\
 &= P(N=21) + P(N=22) = (1-p)^{22+22} p^{21} + (1-p)^{22} p^{22} \\
 &= \binom{22}{21} (1-p)^{22} p^{21} + \binom{22}{22} (1-p)^{22} p^{22} + \dots
 \end{aligned}$$

• Variazioni casuali (LEZ 25)

Continuità della misura di probabilità

Sia $P: \mathcal{A} \rightarrow \mathbb{R}$ cioè $\mathcal{A} \mapsto P(\mathcal{A}) \in \mathbb{R}^+$


Proprietà: $\lim_{m \rightarrow \infty} P(A_m) = P(\lim_{m \rightarrow \infty} A_m)$

Definizione: Sia $\{A_m, m \in \mathbb{N}^+\}$ $A_m \in \mathcal{A}$

Sia A_m una successione monotona crescente

$A_m \subseteq A_{m+1} \quad \forall m \in \mathbb{N}$

Allora $\lim_{m \rightarrow \infty} A_m = \bigcup_{m=1}^{\infty} A_m$



Non vuole che cada avanti

con m ottenuto un insieme


più grande allora il limite sarà

avere il più grande possibile.

ESEMPIO:

(Ω, \mathcal{A})

(Ω', \mathcal{A}')



$\mathcal{A} = \{\emptyset, \Omega, \{w_1, w_2\}, \{w_3\}\}$

$\mathcal{A}' = \{\emptyset, \Omega', \{a\}, \{b\}\}$

$R: \begin{matrix} w_1 \mapsto a \\ w_2 \mapsto a \\ w_3 \mapsto b \end{matrix}$

È misurabile? Verifichiamo:

$R^{-1}(\{a\}) = \{w_1, w_2\} \in \mathcal{A}$

$R^{-1}(\emptyset) = \emptyset \in \mathcal{A}$

$R^{-1}(\{b\}) = \{w_3\} \in \mathcal{A}$

Si è misurabile!

ESEMPIO:

(Ω, \mathcal{A})

(Ω', \mathcal{A}')



$\mathcal{A} = \{\emptyset, \Omega, \{w_1, w_2\}, \{w_3\}\}$

$\mathcal{A}' = \{\emptyset, \Omega', \{a\}, \{b\}\}$

$R: \begin{matrix} w_1 \mapsto a \\ w_2 \mapsto b \\ w_3 \mapsto b \end{matrix}$

È misurabile?

$R^{-1}(\{b\}) = \{w_2, w_3\}$

non contenuto in \mathcal{A}

$\Rightarrow R$ non è misurabile!

Definizione: Dato spazio (Ω, \mathcal{A}, P) è detta variabile casuale

una funzione:

$X: \Omega \rightarrow \mathbb{R}$

$X: \omega \mapsto X(\omega) \in \mathbb{R}$

tale che sia misurabile rispetto all'algebra \mathcal{B}

definita su \mathbb{R} , cioè d.c. $\forall B \in \mathcal{B}, X^{-1}(B) \in \mathcal{A}$

(Ω, \mathcal{A}, P)




$(\mathbb{R}, \mathcal{B}, P_X)$

P_X è definita come:

$\forall B \in \mathcal{B} \quad P_X(B) = P(\{\omega \in \Omega: X(\omega) \in B\})$

$= P(X^{-1}(B))$

(definita perché X è misurabile)



• Discrete (16/26)

Una v.c. è detta discreta se l'insieme S dei valori da essa potenzialmente assumibili è di cardinalità finita o numerabile.

S = supporto della variab. cas.

es: X = risultato del lancio di un dado


$$S = \{1, 2, 3, \dots, 6\}$$

Densità discreta di probabilità:

$$p_X(t) = \begin{cases} P[X=t] & \text{se } t \in S \\ 0 & \text{altrimenti} \end{cases}$$


es: dado equilibrato

$$p_X(t) = \begin{cases} 1/6 & \text{se } t \in \{1, 2, \dots, 6\} \\ 0 & \text{altrimenti} \end{cases}$$



$$F_X(t) = P[X \leq t] = \sum_{t_i \in S, t_i \leq t} p_X(t_i) \quad (\text{funzione di ripartizione})$$

funzione a gradino



- $t < 1 \quad F_X(t) = 0$
- $t \in [1, 2) \quad F_X(t) = 1/6$
- $t \in [2, 3) \quad F_X(t) = 2/6$
- $t \in [3, 4) \quad F_X(t) = 3/6$
- $t \in [4, 5) \quad F_X(t) = 4/6$
- $t \in [5, 6) \quad F_X(t) = 5/6$
- $t \geq 6 \quad F_X(t) = 1$