



Corso Luigi Einaudi, 55 - Torino

Appunti universitari

Tesi di laurea

Cartoleria e cancelleria

Stampa file e fotocopie

Print on demand

Rilegature

NUMERO: 694

DATA: 07/10/2013

A P P U N T I

STUDENTE: Martini


MATERIA: Calcolatori Elettronici

Prof. Reorda

Il presente lavoro nasce dall'impegno dell'autore ed è distribuito in accordo con il Centro Appunti.

Tutti i diritti sono riservati. È vietata qualsiasi riproduzione, copia totale o parziale, dei contenuti inseriti nel presente volume, ivi inclusa la memorizzazione, rielaborazione, diffusione o distribuzione dei contenuti stessi mediante qualunque supporto magnetico o cartaceo, piattaforma tecnologica o rete telematica, senza previa autorizzazione scritta dell'autore.


**ATTENZIONE: QUESTI APPUNTI SONO FATTI DA STUDENTIE NON SONO STATI VISIONATI DAL DOCENTE.
IL NOME DEL PROFESSORE, SERVE SOLO PER IDENTIFICARE IL CORSO.**



Il programmatore lavora in decimale e la CPU in binario, affinché al programmatore tornino i risultati in decimale è necessaria un'operazione di conversione, che nel ling. di alto livello viene fatta dalle procedure di I/O (printf, scanf, ecc).

Programmando in assembler le conversioni dobbiamo farcelle da soli, nel senso che dobbiamo inserire delle procedure che fanno le conversioni.

Se l'utente inserisce 2137 da tastiera (cod. ASCII), una procedura assembler trasforma qst 4 cod. ASCII nel numero binario 2137 su 16 bit, si fa tutte le operazioni e poi essenzialmente produce un risultato che fa il contrario.



Il BCD è un formato in cui si prende ciascun carattere, quindi ciascuna cifra decimale e la si rappresenta su 4 bit.

Un numero BCD è un numero composto da tanti gruppi di 4 bit, detti NIBBLE, quanti sono le cifre decimali che lo compongono.

L'x86 lavora in BCD => quindi possiede una serie di istruzioni che permettano di fare oper. aritmetiche tra 2 numeri rappresentati in BCD.

• supportati dall'hardware


Se però in A_1 e D_1X ci sono 2 valori con segno \rightarrow Signed
 il processo è più complicato perché in A_1 c'è un numero in C_1A_2 ,
 nel bit 7 c'è il segno (a 0 o a 1 a seconda che sia positivo
 o negativo).

Sugli altri 7 bit di A_1 c'è il modulo se il num. è positivo, ma
 il valore in C_1A_2 (negato + 1) se il num. è negativo.

Se il numero è positivo posso utilizzare il metodo precedente, ma
 se è negativo devo ricordare che il primo bit di A_1 è 1 e
 indica il valore negativo ma gli altri bit sono in C_1A_2 .



Se voglio estendere qst. valore su 16 bit (qui A_1) devo mettere il
 primo bit a 1 per mantenere la negatività e poi riempire gli
 altri 7 bit in 1, ripeto l'1 e in fondo ci sono i bit rimasti.



Ciò che se voglio estendere su 16 bit un numero negativo che sta
 originariamente su 8 bit dobbiamo aggiungere sugli 8 bit alti
 tutti 1.

Ora diventa più difficile andare ad eseguire l'istruzione di
 parità (quella di sommare 2 registri di cui uno su 8 bit e uno
 su 16 bit), inizialmente devo scoprire qual è il valore sul bit più
 alto (1 o 0) per sapere se qst. valore contenuto nel registro è negativo
 o positivo \Rightarrow e scegliere il processo opportuno! *

Procedimento:

- \rightarrow testare se il numero è positivo o negativo
- \rightarrow mettere sugli 8 bit alti (qui di A_1) o tutti 1 o tutti 0
- \rightarrow infine sommo i 2 registri, ora entrambi su 16 bit.

- **NEG** operando

Seva per cambiare di segno un operando: il proc non modifica, quindi, solo il bit più significativo ma esegue una trasformazione da modulo a (1), e viceversa.

Lezione 16

- **MUL** operando

→ moltiplica 2 op. senza segno

- **IMUL** operando

↓
moltiplica 2 op. con segno

Operando: registro, cella di memoria.

NO → costante



può essere sia

WORD sia BYTE

operandi

8 x 8 → 16

16 x 16 → 32

risultato

Moltiplicazione su 16 bit:

MUL CX

è su 16 bit

CX * AX

→ il risultato è sempre su

DX / **AX**



il 2° operando è implicito ed è sempre AX

Mul e Imul settano il flag di carry ^{a 0 o 1} se la parte più significativa è a 0 o meno.

NB in una moltiplicazione tra word, i flag CF e OF valgono 0 se il registro DX è nullo

IMPORTANTE

La parte ALTA di RES va inizializzata a 0 perché non so se poi il risultato necessiterà anche dei 16 bit alti, quindi per non avere valori strani la metto a 0. Altrimenti posso risolvere il problema con:

RES DD 0

Ma se le istruzioni vengono eseguite, nessuno mi assicura che la parte alta di RES sia ancora a 0, ecco il perché di qst istruzione.

- DIV operando → divisione tra num interi senza segno
- IDIV operando
↓
divisione tra num interi con segno

Operando: registro, cella di memoria
NO → costante


↓
può essere sia
WORD sia BYTE

Divisioni su 8 bit:

	div.do	div.re	q.te	resto
byte	16	8	8	8
	AX	DX	AX	DX


L'operando che io specifico è il divisore, gli altri sono impliciti.

Somma tra num. interi su 32 bit



Non ho registro da 32 bit come risolvere il problema?

→ Li divido in: una parte + significativa e una parte meno significativa




Somma, per dar vita al risultato, le parti - sign. tra loro, e faccio lo stesso con quelle + sign.

Devo però considerare che la somma tra le parti - sign. può generare un carry da riportare alla parte più significativa del risultato (cioè dal bit 15 al 16).

Quindi, inanzitutto, somma i bit - sign. di 2 operandi: se non mi generano carry → OK! → somma anche i bit + sign. e ho finito. Altrimenti se ho un carry → somma 1 alla parte + sign. del risultato

ALGORITMO

Somma i bit - sign. dei 2 operandi



MOV AX, WORD PTR NUMA+2

ADC AX, WORD PTR NUMB+2

MOV WORD PTR NUMC+2, AX

→ sommo la parte alta di NUMA, la parte alta di NUMB e un eventuale carry

Ma la somma può anche generare OVERFLOW, posso controllare sul flag di overflow.

→ overflow

$$\begin{array}{r} 0101 + \\ 1011 - \\ \hline \end{array}$$

10000

overflow

QTB → posso sommare anche numeri su 64 bit, utilizzando ADD e ADC, sommando di volta in volta le word partendo da quelle meno significative.

- SBB dest, src

Qst istruzione considera il carry in una sottrazione: se CF=0 si comporta come una SUB, ma se CF=1 sottrae 1 al risultato con una SUB.

Lezione 17

Istruzioni di salto

Utilizzando le istruzioni di salto è possibile forzare il processore a continuare l'esecuzione senza eseguire l'istruzione successiva, ma saltando ad una diversa istruzione.

iste. di salto UNCONDIZIONATO → istruzione che fa sì che il proc. salti ad un'iste. che non è quella successiva

quando il proc. incontra
qst. iste., fa un test e a seconda
del "risultato" salta o prosegue
per ordine

Istruzioni di salto UNCONDIZIONATO

- JMP dest
↳ etichetta

Ogni qualvolta il proc. incontra qst. iste. salta, senza effettuare ulteriori verifiche all'istruzione "dest".

Da un punto di vista dell'hardware, qst. iste. va a modificare il program counter o anche detto IP (per la terminologia Intel).

Ad ogni iste. l'IP viene incrementato per accedere all'iste. successiva, con qst. iste. di salto il valore dell'IP viene modificato, opportunamente, per raggiungere l'iste. denominata "dest" al fetch successivo.

Quindi, (dal punto di vista hardware) il proc. modifica l'IP, durante l'esecuzione di un'iste. di salto, con l'offset dell'istruzione associata all'etichetta.

- CMP → istruzione di salto cond.
 CMP dest, src

Esegue un confronto tra 2 operandi, in pratica esegue la sottrazione $dest - src$ senza restituire il risultato.

La CMP aggiorna opportunamente tutti i flag di stato.

Istruzioni di salto CONDIZIONATO relative ad un singolo FLAG

- SZ	salta se	ZF = 1	
- SNZ	"	ZF = 0	
- SS	"	SF = 1	
- SNS	"	SF = 0	
- SO	"	OF = 1	↘ overflow
- SNO	"	OF = 0	↗
- SC	"	CF = 1	↘ carry
- SNC	"	CF = 0	↗
- SP o SPE	"	PF = 1	↘ parità
- SNP o SPO	"	PF = 0	↗

NB "SALTO" → vai all'etichetta

Nella maggior parte dei casi



[CMP dest, src
 Jxxx label

Semplifichiamo il tutto → confronto tra numeri con segno

SJ o SJGE	salta se	dest <= src	TESTA 1 FLAG
JG o JNLE	"	dest > src	
SLE o JNG	"	dest <= src	TESTA 2 FLAG
JGE o JNL	"	dest >= src	
JE = SJ	"	dest = src	
JNE = JNL	"	dest <> src	

Istruzioni di salto CONDIZIONATO dal contenuto di CX


- SCXZ label → salta se CX=0 a label

Esempio

```

MOV CX, K
ciclo: SCXZ label
    {
    CMP CX, 0
    SE label
    }


```



label:

Nel caso delle istr. di salto condizionato, se ha il test e se esso mi da un certo risultato avviene il salto e quindi si ha la modifica dell'IP.


Nel caso di salto incondizionati, la modifica dell'IP avviene già al tempo d'esecuzione.



cod macchina dell'istr.


valore da inserire nell'IP

Al FETCH dell'istruzione successiva verrà caricata l'istr a cui vogliamo saltare. Quanti è lunga qst istr?!




ISTR. DIS. COND.

SE label



NO

I Programmi "grandi" (voci e propri) stanno su vari segmenti: CS, DS ed SS sono quelli iniziali come sempre ma poi ve ne sono altri!




Finché il programma sta nel 1° segm, bisogna modificare solamente l'IP, ma se mi devo spostare in un segm. successivo anche il CS va modificato, oltre all'IP, qst passaggio è fattibile tramite un'istr. di JMP

JMP → su 5 byte

JMP

JMP label



specifico che è un'istr. di salto incond.

2 byte contengono il valore da caricare nell'IP e 2 nel CS

L'istr. succ viene ora caricata nel nuovo segm, il ass. ha calcolato i valori da inserire nel cod. macchina

Recupero su FORNATI

- SHORT → istr. di salto cond. → (2) byte
- NEAR → " " " incond. → (3) byte
- FAR → " " " " che permettono di saltare da un segm. all'altro → (5) byte

salta: JNC SI → passo al successivo carattere da analizzare
 DEC CX
 CMP CX, 0
 SNE ciclo MOV MINUSC02E, AX
 MINUSC02E, AX
 ...

Istruzioni di iterazione

- LOOP
 - LOOPE
 - LOOPNE
- } facilitano l'implementazione di costrutti di tipo iterativo

- LOOP label

{ DEC CX
 { CMP CX, 0 LOOP implementa con una sola istr. queste 3
 { SNE ciclo

Quindi LOOP permette che il proc.:

- decrementi CX
- controlla il valore di CX
- se $CX \neq 0$ salta all'istr. dell'etichetta
- altrimenti esegue l'istr. successiva

- LOOPE label

LOOPE e LOOPNE sono più complicate.

LOOPE permette che il proc.:

- decrementi CX
- controlla i valori di CX e ZF
- se $CX \neq 0$ E $ZF = 1$ salta all'istr. dell'etichetta.

- LOOPNE label

Fa sì che il proc:

-> decrementi CX

-> controlli i valori di CX e ZF

-> se $CX \neq 0$ $ZF = 0$ salta all'istr. dell'etichetta

-> altrimenti esegue l'istr. successiva.

Le istruzioni che modificano i flag

STC \rightarrow $CF = 1$
 CLC \rightarrow $CF = 0$ } settano forzatamente il bit di carry

Utili per passare il risultato di una procedura.

Istruzioni per la manipolazione dei BIT

Si suddividono in: IST. LOGICHE \rightarrow permettono di controllare o modificare uno o più bit

IST. DI SCORRIMENTO \rightarrow permettono di cambiare la posizione dei bit.

Es: istr. logiche \rightarrow AND, OR, ecc.

Es: istr. di scorrimento \rightarrow \ll \gg

AND AX, BX \rightarrow AND bit a bit tra AX e BX, il risultato va in AX

$AX \leftarrow AX \& BX$

A	B	AND	A	B	OR
0	1	0	0	0	0
1	0	0	0	1	1
0	0	0	1	0	1
1	1	1	1	1	1

Esempio

"Conversione da ASCII a binario"

```

[ ... ]
ASCII DB ?
NUM DB ?
[ ... ]
MOV AL, ASCII
AND AL, 0FH → mette a 0 i 4 bit alti
MOV NUM, AL
...
    
```

"Conversione da binario a ASCII"

```

[ ... ]
ASCII DB ?
NUM DB ?
[ ... ]
MOV AL, NUM
OR AL, 30H
MOV ASCII, AL
...
    
```


- TEST dest, src

Esegue una AND ma non mette il risultato in dest → NON modifica dest ma nella FLAG

```

TEST AL, 0001 0000b → il risultato sarà
ZF 1/0 → 0 se il 5° bit di AL
è 0
    
```

SCHEMA



Applicazioni

SHR → equivale ad una divisione per 2^n per interi senza segno.
 SHL → equivale ad una moltiplicazione per 2^n per interi senza segno.

SHR AX, 2 → $\frac{AX}{4}$ $2^2 = 4$

SHL AX, 4 → $AX \cdot 16$ $2^4 = 16$

15


~~DIV~~ ~~MUL~~

NB vale per numeri SENZA segno!

È se il numero è CON segno?

È importante ricordare che il bit + alto è il SEGNO e deve rimanere tale.


Quando se voglio dividere un numero con segno per una potenza di 2, devo:



- 1) garantire che il bit più significativo resti tale.
- 2) inserire, a partire dal 2° bit da sinistra, dei bit a 1 o a 0 a seconda che il numero originale era positivo o negativo

Istruzioni di Rotazione

Permettono di inserire i bit che escono da un lato dall'altro.
 → li fanno rimboccare



- ROL
- ROR

NB l'ultimo bit spostato assegna un valore a CF

- RCL
- RCR

CF fa parte della rotazione, quindi se faccio uscire 3 bit solo 2 rientrano dall'altro lato perché l'ultima a uscire è nel CF!



Il progetto si concretizza a diversi livelli di dettaglio, ogni livello utilizza le librerie di componenti disponibili a livello inferiore.

C'è molta interazione tra i vari livelli. ←

Sistemi combinatori e sequenziali

se i valori delle uscite dip. esclusivamente dai valori applicati sui suoi ingressi in quell'istante

es. sommatore

se i valori delle uscite dip. sia dai valori correnti degli ingressi, sia dai valori applicati negli istanti precedenti.

es. contatore

Per descrivere la funzione che voglio venga svolta da un modulo COMBINATORIO ho 2 modalità: - TAVOLA DI VERITÀ (per ciascuna combinazione di ingresso specifica la corrispondente combinazione di uscita)
- FUNZIONE BOOLEANA (implementata dalle uscite)

Se vogliamo fornire la specifica di un sistema SEQUENZIALE dobbiamo descrivere come le uscite dipendano dalla storia precedente.

Per fare ciò bisogna considerare la VARIABLE DI STATO che tiene conto della storia precedente, essa ci permette di conoscere tutte le informazioni degne di importanza.

↓
è il num. di transizioni che ci sono state sul segnale dall'ultima volta che vi è stato un RESET.




Esistono 3 modalità per spiegare il comportamento di un sistema sequenziale:

- TAVOLA DEGLI STATI/USCITE
- DIAGRAMMA DEGLI STATI/USCITE
- FUNZIONE DI TRANSIZIONE DEGLI STATI E FUNZIONE DELLE USCITE

Quando il componente "traccia" una tensione che va da 0 a $V_{0,MAX}$ si ha 0.

Se la tensione è compresa tra $V_{1,MIN}$ e $V_{1,MAX}$ si ha 1.

Il componente che il progettista sta realizzando ha degli ingressi e un'uscita.



Se V_1 e V_2 ricadono nella 1^a o nella 3^a "parte" allora OK! Il componente interpretata come 0 e 1 rispettivamente. Se la tensione finisce nella zona alta proibita della curva V_{max} sarà approssimativa come specificato che nell'ingresso non siano applicate tensioni maggiori di V_{max} .

Se vengono applicate tensioni negative (al di sotto della 1^a zona) nessun assurdo su quello che può succedere, se invece vengono applicate nella zona di mezzo, che è identificata come valore proibito, probabilmente il dispositivo non si danneggia ma l'uscita sarà indeterminata.

L'impo di qst schema è permettere il passaggio da valori analogici (tensioni) a valori discreti binari in modo tale che da qst momento in poi si debba lavorare solo con 0 e 1.

Il sistema va messo insieme in maniera tale che possibilmente tutti i componenti a qst livello ricevano sempre delle tensioni che rientrino nelle zone previste, la zona dell'1 e la zona dello 0, se non in momenti transitori in cui la tensione passa dallo 0 all'1 attraversando la zona proibita, però l'impo è che non stia violando così le specifiche.

Se mette insieme 2 transistor (disegno a sinistra) agitano con una tensione di controllo che rappresenta il segnale di ingresso, ottengo un componente che in uscita ha una tensione il cui valore dipenderà dalle tensioni in ingresso. Se una delle tensioni in ingresso è al valore basso vuole dire che uno dei 2 transistor è aperto, per contro se tutte e due le tensioni di ingresso sono al valore alto vuole dire che entrambi i transistor sono chiusi, e se entrambi i transistor sono chiusi V_{out} viene portata al valore basso (a massa)

A fronte di 2 valori alti in ingresso, in uscita ho un valore basso.

1 1 \rightarrow 0
 0 0 \rightarrow 1

Con 2 valori bassi in ingresso, entrambi i transistor sono aperti e V_{out} non va a massa, e l'uscita ha valore alto.

0 1 \rightarrow 1

Se in ingresso ho un valore alto e

1 0 \rightarrow 1

uno basso \rightarrow i 2 transistor saranno uno chiuso e uno aperto, il cammino da V_{out} a massa è **INTERROTTO** e perciò rimane un valore alto.

1	1	0
0	1	1
1	0	1
0	0	1

Tavola di verità \rightarrow trasformazione tra valori di tensione e bit.

\downarrow
 descritta tramite
 il simbolismo della porta
NAND



Lezione 20

Diella parte logica

l'insieme di porte logiche da vita ad un circuito combinatorio, o meglio un modulo che implementa una funzione combinatoria.

La domanda è: in che modo devo mettere insieme le porte logiche?

↓
es. sommatore

Per fare qst progetto posso lavorare sui (BIT).

AND




$$Z = X_1 X_2 = X_1 \wedge X_2$$

NAND



$$Z = \overline{X_1 X_2} = \overline{X_1 \wedge X_2}$$



OR




$$Z = X_1 + X_2 = X_1 \vee X_2$$

NOR



$$Z = \overline{X_1 + X_2} = \overline{X_1 \vee X_2}$$



EXOR



$$Z = X_1 \oplus X_2$$


EXNOR



$$Z = \overline{X_1 \oplus X_2}$$




- attivare in parallelo 2 ingressi di 2 moduli (o sistemi) diversi ha un CCBF



- non devono essere presenti cicli

Per esempio non si possono collegare insieme 2 uscite




Fanin → numero di segnali in ingresso ad una porta

Fanout
 ↓
 numero di altre porte pilotate dall'uscita di una porta.

(num di porte influenzate dall'uscita di una det. porta)

Anche l'ingresso può avere fanout > 1.

A → fanout 2



Lezione 21

Voglio trovare il circuito minimo con il numero minimo di porte per implementare una determinata funzione booleana. \rightarrow MINOR COSTO

Cio' può essere fatto in 2 modi: o implementando la funz. booleana, ovvero avendo la specifica del circuito sotto forma di funz. booleana qst può essere manipolata al fine di essere semplificata ma mantenendo lo stesso significato.

Prima di eseguire il passaggio da funz. booleana a CIRCUITO è ^{emg} necessario che la funz. venga semplificata, una volta fatto è definita SOMMA DI PRODOTTI.

Algebra Booleana

È basata su elementi (che possono essere 0 o 1)

operatori (AND (\cdot), OR ($+$), NOT)

assiomi chiusura $a \in K, b \in K \Rightarrow a \cdot b \in K, a + b \in K$

identità $a + 0 = a, a \cdot 1 = a$

commutatività $a + b = b + a, a \cdot b = b \cdot a$

distributività $a(b+c) = a \cdot b + a \cdot c, a+(b \cdot c) = (a+b) \cdot (a+c)$

inverso $a \bar{a} = 0, a + \bar{a} = 1$

Leggi dell'algebra booleana

\rightarrow dipendono dagli assiomi precedenti

• Associatività

$$a + (b + c) = (a + b) + c$$

$$a(b \cdot c) = (a \cdot b) \cdot c$$

• Idempotenza

$$a + a = a$$

$$a \cdot a = a$$

• Involuzione

$$\bar{\bar{a}} = a$$

• De Morgan

$$\overline{a + b} = \bar{a} \bar{b}$$

$$\overline{a \cdot b} = \bar{a} + \bar{b}$$

Mappe di Karnaugh



Per ottenere CIRCUITI MINIMIZZATI partendo dalla tavola della verità.

Il metodo delle MK può essere applicato sia a partire da una tavola della verità sia a partire da un funz. booleana e si basa sulla costruzione di una rappresentazione.

Esempio su 3 variabili d'ingresso

x_1	x_2	x_3	f_1
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

$x_1 x_2$	$x_3=0$	$x_3=1$
00	01	11
01	00	10
11	11	10

Mappe di Karnaugh



Permette di eseguire l'ottimizzazione, ovvero cercare di individuare i gruppi di 1 da aggregare insieme.



1	0	0	0
1	1	1	0

Tav della verità

Però considerando che voglio il MINOR numero di porte possibili passo:

1	0	0	0
1	1	1	0

Qst è un modo per raggruppare gli 1 in gruppi di dim. potenza di 2 tenendo conto che gli 1 devono essere ADJACENTI

Ognuno di qst gruppi corrisponde ad un CUBO.

Mappe di Karnaugh con 4 ingressi


1)

	x_1x_2	00	01	11	10
x_3x_4	00	0	0	1	1
	01	0	0	0	0
	11	1	0	0	1
	10	0	0	1	1

queste righe sono ADIACENTI

$$\frac{x_2 x_3 x_4}{x_1 \bar{x}_4}$$

$$f = \bar{x}_2 x_3 x_4 + x_1 \bar{x}_4$$




2)

Da semplificare

	x_1x_2	00	01	11	10
x_3x_4	00	0	1	1	0
	01	1	1	1	1
	11	1	1	1	1
	10	0	0	0	0

Devo trovare il numero MINIMO di cubi di dimensione MASSIMA

$$f = x_4 + \bar{x}_2 x_3$$



Lezione 22

Procedura di sintesi

Una volta costruita la mappa di Karnaugh corrispondente alla tavola di verità si deve:

- identificare il minimo insieme di cubi che coprono tutti gli 1; nella mappa di Karnaugh (cercando quelli di dimensione maggiore); i cubi possono eventualmente sovrapporsi.
- trasformare i cubi nella corrispondente espressione in forma di somma di prodotti.
- derivare il corrispondente circuito.

Il problema della sintesi di un circuito combinatorio minimo è un problema con complessità esponenziale → maggiore è il numero di ingressi
maggiore è la difficoltà nell'eseguire la sintesi.

Don't care

In alcuni casi le specifiche per un sistema combinatorio possono non prevedere alcun valore in uscita in corrispondenza di alcune combinazioni in ingresso, ad esempio perché qst non si presentano mai.

In tal caso si parla di valori DON'T CARE

Perciò il processo di sintesi può sfruttare qst valori per minimizzare il circuito


Possiamo costruire una mappa di Karnaugh con 6 caselle contenenti il valore don't care.

$b_3 b_2$ $b_1 b_0$	00	01	11	10
00	0	0	X	0
01	0	0	X	1
11	1	0	X	X
10	0	1	X	X

Possiamo scegliere per ogni X il valore più appropriato per ottenere il circuito minimo.

$b_3 b_2$ $b_1 b_0$	00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	1	0	1	1
10	0	1	1	0


$b_3 b_0$
 $b_2 b_0 b_1$
 $b_0 b_1 b_2$



$$f = b_3 b_0 + b_2 b_0 b_1 + b_0 b_1 b_2$$

Ritardi

Tempo necessario affinché, date delle combinazioni in ingresso, si abbiano le corrispondenti combinazioni in uscita.



Segnale d'ingresso

Segnale d'uscita

Ritardo K : è il tempo che intercorre dal momento in cui si verifica una Δ sugli ingressi ($t_0 + t$) al momento in cui l'uscita assume il valore corrispondente.

Il ritardo del circuito dipende anche dalla PROFONDITÀ DEL CIRCUITO ovvero il massimo numero di porte che si incontrano lungo un qualsiasi cammino da un'ingresso ad un'uscita.

Se le porte hanno lo stesso ritardo allora trovo il cammino che incontra più porte, ma se hanno ritardi diversi trovo il cammino le cui porte provocano un ritardo massimo (maggiore del ritardo delle porte su un cammino differente)

Cammino critico



Ritardi dato dal tempo tra l'ingresso e l'uscita

Cammino in cui una transizione impiega il massimo tempo per andare da un ingresso a un'uscita.

Considerando l'esempio precedente: se su tutti gli ingressi assumono 1, (AND) l'uscita andrà a 1 e se ad un certo t l'ultimo ingresso assume il valore 0 allora, essendo tutte porte AND, in uscita avrò un 0! Poiché in qst caso lo 0 in entrata sull'ultimo ingresso (in basso) incontra una sola porta lungo il suo cammino se avrò un ritardo K legato, appunto, alla porta.

Se invece fosse il 2° ingresso (partendo dal basso) ad assumere il valore 0, poiché su quel cammino vi sono 2 porte il ritardo sarebbe $2K$. (ogni porta ha ritardo K)

Il CAMMINO CRITICO di qst circuito è quello corrispondente al 1° o 2° ingresso! ↘ evidenziato nell'esempio



$$\text{RITARDO} = 4K$$

I cammini critici mi permettono di calcolare il ritardo massimo con cui le uscite commutano.

In generale una porta è al livello i se ha almeno un ingresso al livello $i-1$.

Lezione 23

Circuiti sequenziali

variabile di stato \rightarrow tiene conto della storia precedente degli ingressi


\downarrow
 struttura di memorizzazione
 che contiene un valore finché
 non viene scatto uno
 nuovo sopra

chiamate variabili di memoria

\downarrow
 si basano sui ritardi delle
 porte e permettono di creare degli
 elementi in grado di memorizzare
 un bit

Flip-flop

\times Viola le regole dei cosiddetti circuiti ben formati (CBE), infatti vi è un ciclo.



È in grado di mantenere l'informazione per un periodo illimitato di tempo.

2 porte NOR

NOR \rightarrow assumono il valore 0 solo se sugli ingressi ci sono 2 1.

Ma $S=R=1$ configurazione vietata

Se $S=R=1$ $y_2 = 0$ e $y_1 = 0$, su X è riportato 0, quindi il ciclo perennare



Transizione $S=R=1 \rightarrow S=R=0$

Nel passaggio dalla config. $S=R=1$ alla config. $S=R=0$, il circuito assume una configurazione che dipende da quale dei 2 NOR è più veloce a commutare.

Se $K_2 < K_1 \rightarrow$ la porta di sinistra è più veloce di quella di destra

Se $K_2 > K_1 \rightarrow$ " " " destra " " " " " sinistra


Nella pratica le porte non avranno MAI lo stesso ritardo.

Qst circuito ha quindi un comportamento NON prevedibile.



ecco perché configurazione vietata

Flip-Flop SR asincrono:



	SR		
	00	01	10
0	0	0	1
1	1	1	1

Tavola degli stati

↓
variabile di stato (= uscita)

TAVOLA DEGLI STATI } Se applico la config. 10 forzo a 1 l'uscita
 } Se applico la config. 01 forzo a 0 l'uscita
 } Se applico la config. 00 mantengo il valore dell'uscita

La tabella non possiede la config. 11 perché è VIETATA.

Clock \rightarrow mi avvisa quando il circuito può commutare!


Clock = 0 \rightarrow il circuito è "congelato" mantenendo il valore interno a cui l'avevo forzato precedentemente.

Clock = 1 \rightarrow la config. del sistema dipende da S e R che possono forzare a 1 o a 0 il valore di Y .
 $S = R = 1 \rightarrow$ vietata

CIRCUITI SINCRONI circuiti con segnale di clock che permette di decidere se procedere con la commutazione o meno.
 (inteso come abilitare)

Flip-Flop D \rightarrow più comune nella pratica

È creato a partire da un flip-flop sincrono con l'aggiunta di un invertore.



Tutto il circuito è pilotato da un ingresso D.

Per la presenza dell'INVERTER S e R avranno sempre valori opposti.

Perciò al sincrono posso applicare una configurazione che forza a 1 o a 0.
 Da ricordare però la presenza del clock! clock = 0 ...
 clock = 1 ...


Se il clock = 1 considero il valore di D.

		D		
		0	1	
Y	0	0	1	} tavola degli stati
	1	0	1	

Se $D = 0$, quando il segnale di clock va a 1, l'uscita assume il valore di D, ma anche quando $D = 1$ l'uscita assume il valore di D

• $D=1 \rightarrow S=1, R=0 \rightarrow Y=1$
 con 1 e 0 il SR sincrono
 forza l'uscita a 1


Il flip-flop D è un elemento di MEMORIA



Circuito Sequenziale Sincrono

È un circuito composto da porte logiche e da flip-flop di tipo D.
 Detto SINCRONO perché è presente un segnale di clock che è comune a tutti i flip-flop componenti il circuito.

Qst circuito può essere schematizzato secondo il modello di Huffman.



stabili

Ad un segnale di clock le uscite cambiano, è possibile siano cambiati anche i valori degli ingressi, e cambiano le USCITE! TUTTO CIO SI VERIFICA AD OGNI COLPO DI CLOCK.

{ valore I, valore flip-flop \Rightarrow si determinano Q e Y \Rightarrow si determina
y \rightarrow ricomincia il ciclo . colpo di
 \rightarrow comportamento di un circuito sequenziale CLOCK

\downarrow
in cui l'istante di campionamento viene determinato dal clock che fa muovere il circuito da un certo stato presentato dai valori dei flip-flop in un nuovo stato.

Un circuito SEQUENZIALE SINCRONO secondo il modello di Huffman implementa un SISTEMA SEQUENZIALE descrivibile attraverso il diagramma degli stati.

I flip-flop sono coloro che permettono di memorizzare la **VARIABLE DI STATO**.

Il valore delle **USCITE** dipende dal valore della **VARIABLE DI STATO** e dagli **INGRESSI**.

L'assegnazione degli stati presuppone che io sappia quanti stati sono necessari, devo identificare innanzitutto il numero di flip-flop necessari per codificare il valore dello stato.

Se ho N stati il numero di flip-flop necessari è pari al $\log_2 N$ prendendo l'intero superiore.

Se ho tra 0 e 3 stati mi occorrono 2 FF.

	4 e 7		3 //
	8 15		4
	16 31		5

Una volta scoperto il numero di FF posso assegnare, in prima battuta a caso, a ciascuno stato una rappresentazione binaria dei FF che ho identificato.

La tabella degli stati, una volta fatta la trasformazione dei nomi simbolici degli stati in valori binari, diventa la TAVOLA DI VERITÀ della rete combinatoria che troviamo nel modello di Huffman.

Con le mappe di Karnaugh, o con qualche altro metodo più sofisticato se la tabella è troppo grande, si costruiscono per

NB ciascuna uscita della rete combinatoria il circuito che la implementa. \rightarrow quindi eseguiamo la SINTESI o PROGETTO della rete combinatoria e otteniamo il nostro modello di Huffman implementato sotto forma di FF da un lato e porte logiche dall'altro e abbiamo costruito il CIRCUITO SEQUENZIALE SINCRONO che si comporta come il sistema sequenziale delle specifiche iniziali.

STATI S


INGRESSI I

LINEE = $S * 2^I$

Pero' il diagramma di stato puo essere semplificato tramite l'eliminazione di stati equivalenti.

2 stati sono EQUIVALENTI se a fronte della stessa sequenza di ingressi producono la stessa sequenza di uscite.

E' possibile MINIMIZZARE il diagramma degli stati ottenendo un diagramma di minor dimensioni che pero' abbia lo stesso comportamento del precedente.



4 stati
2 FF

-> assegno un valore agli stati e sostituisco il valore allo stato nella tabella di transizione.

Esempio tabella di transizione.

I \ Y	Y		
f(0,00)	→ 00	0	A=00
f(1,00)	→ 01	0	B=01
f(0,01)	→ 10	0	C=10
f(1,01)	→ 01	0	D=11
f(0,10)	→ 00	0	
f(1,10)	→ 11	0	
f(0,11)	→ 10	1	
f(1,11)	→ 01	1	

Costruisco la rete combinatoria la quale ha 3 ingressi: 1 I e 2 Y dati dai 2 FF; e 3 uscite: 1 O e 2 Y per alimentare i FF

• Mappe di Karnaugh di Y


- 1^a COLONNA

	$y_1 y_2$	00	01	11	10
I	0	0	1	1	0
	1	0	0	0	1

Y
00
01
10
01
00
11
10
01

ho esaminato la
1^a COLONNA
↓
1° FF

$$Y_1 = \bar{I} \cdot y_2 + I \cdot y_1 y_2$$



→ circuito che produce Y_1


- 2^a COLONNA

Y_2 implementa y_2

$$Y_2 = I$$

	$y_1 y_2$	00	01	11	10
I	0	0	0	0	0
	1	1	1	1	1

- Y_3 dipende solo da I



circuito SEQUENZIALE
SINCRONO che
implementa il
RICONOSCITORE
di SEQUENZA

4) FF D selgo la risposta vera.

risposta corretta: Ad ogni colpo di clock viene memorizzato il valore presente sull'ingresso D.

5) Si consideri un sistema sequenziale con 3 ingressi, 10 stati e 2 uscite, di quante righe è composta la tabella di verità della funzione di transizione degli stati?

risposta corretta: 80 $\# \text{LINEE} = \text{STATI} * 2^I$
 $10 * 2^3 = 80$

6) Si consideri il modello di Huffman dei circuiti sequenziali sincroni: a cosa corrisponde il blocco posto sotto la rete combinatoria?

risposta corretta: Ad un insieme di FF di tipo D.

7) Considerazioni sulla 7^a domanda!

FSM → macchine a stati finiti tipicamente implementate da un circuito sequenziale sincrono.

FSM che implementano il modello di Mealy e il modello di Moore

↓
 le uscite dip. solo dal valore dello stato in quel momento

↓
 le uscite dip. dal valore dello stato e degli ingressi in quel momento.

↓
 nel diagramma degli stati il valore di uscita è associato al vertice.


La falsa è FSM di Mealy!

O dip solo dal VALORE DELLO STATO.

2) Si progetti un circuito sequenziale che gestisca un distributore (minimo) di bevande.

Il sistema possiede


- 2 ingressi x_1 e x_2 che segnalano l'introduzione di una moneta da 25 a 10 centesimi, rispettivamente; ad ogni istante uno solo dei 2 ingressi può essere attivo
- un'uscita z che segnala se le monete introdotte hanno valore superiore a 30 centesimi, e se quindi la bevanda dev'essere fornita all'utente.
- il sistema non fornisce resto.



$x_1 \rightarrow 25$
 $x_2 \rightarrow 10$

↓
 circuito sequenziale
 sincrono

Risolvibile o con un diagramma degli stati o con una tabella di transizione.



per ogni stato posso avere 3 archi perché vi sono 3 possibili combinazioni: 00, 01, 10
 i 2 ingressi non si attivano contemporaneamente (X)

Tabella di transizione

5 stati \rightarrow \forall stato 3 possibili ingressi \rightarrow 15 righe

I X ₁ X ₂	Y	Z	Y
00	A 000	0	A 000
01	A 000	0	B 001
10	A 000	0	C 010
00	B 001	0	B 001
01	B 001	0	D 011
10	B 001	0	E 100
00	C 010	0	C 010
01	C 010	0	E 100
10	C 010	0	E 100
00	D 011	0	D 011
01	D 011	0	E 100
10	D 011	0	E 100
00	E 100	1	A 000
01	E 100	1	A 000
10	E 100	1	A 000

NB \rightarrow Z è riferito a Y e non a Y_i, quindi allo stato CORRENTE e non quello futuro.

5 STATI \rightarrow $\ln 5 \rightarrow$ 3 FF necessari

Assegnazione degli stati

A	000
B	001
C	010
D	011
E	100


Ho ottenuto una funz. BOOLEANA / una tabella che corrisponde a un circuito combinato (del modello di Huffman) che per ciascuna riga ho le uscite e i valori dei FF.

funz. booleana con 5 ingressi e 4 uscite, utilizzando le uscite costruisco la mappa di Karnaugh.

NB Moore non è più dispendioso in numero di stati, **DIPENDE!**

Entrambi i diagrammi non sono minimizzati.

Per esempio minimizziamo quello di Moore



L'input ^{in più} non viene cancellato

C e D hanno un comportamento molto simile!

01 → E
10 → E


C e D hanno la stessa uscita!

C/D \Leftrightarrow C/D

A fronte della stessa uscita se sottoposti alla stessa transizione si comportano nello **STESSO** modo → **EQUIVALENTI**


EQUIVALENTI → se compatto C e D il sistema non cambia

↓
associati alla stessa uscita e a fronte delle stesse combinazioni di ingresso vanno nello stesso stato.



L'input in più non viene cancellato.

2 FF → 2 variabili per lo stato futuro




= Mappa di Karnaugh del flip-flop Y_2

$Y_2 \backslash Y_1$	00	01	11	10
00	0	0	1	1
01	0	1	d	0
11	1	0	d	0
10	1	0	d	0

i don't care posso usarli come 0 o 1 a piacimento

↓ qst d sono = 0

$$Y_2 = \bar{x}_1 \bar{x}_2 y_2 + \bar{y}_2 y_1 x_2 + \bar{y}_2 \bar{y}_1 x_1$$




3 AND

= Mappa di Karnaugh per Y_1


$Y_1 \backslash Y_2$	00	01	11	10
00	0	1	1	1
01	1	0	d	0
11	1	0	d	0
10	0	0	d	0

$$Y_1 = \bar{x}_1 \bar{x}_2 y_1 + \bar{y}_2 y_1 x_2 + \bar{y}_2 \bar{y}_1 x_1$$



Ho 3 funzioni combinatorie a 1 uscita, ciascuna con 3 variabili in ingresso

Il circuito infine è:



Fine parte esercizi

Livello registro a RT, register transfer

Il progettista lavora con componenti più complessi delle porte logiche, anche le specifiche saranno tech.


↓
es registri

l'unità di dato è la parola, l'unità di tempo è maggiore.
I componenti principali sono formati da porte logiche.

Elenca di componenti:	- porte logiche operanti su parole	COMBINATOR
	- multiplexers	C
	- decodificatori e calificatori	C
	- PLD	
	- matrici aritmetici (ADD, sommatore, ecc)	C
	- registri	
	- contatori	
	- FPGA	
	- bus	
	- memorie	

Porte logiche operanti su parole

Esegue un'operazione logica (AND, OR, ecc) bit a bit tra 2 parole.




Multiplexor

È un modulo con K segnali in ingresso e 1 uscita, esso seleziona un segnale in ingresso e lo fa comparire in uscita, sono i segnali di controllo S ad indicargli quale ingresso selezionare.



La realizzazione del multiplexer → esempio




Multiplexer da 2 a 1, quindi 2 ingressi e 1 uscita, e parallelismo pari a 4!

1° ingresso → $X_{0,0}, X_{0,1}, X_{0,2}, X_{0,3}$
 2° ingresso → $X_{1,0}, X_{1,1}, X_{1,2}, X_{1,3}$ } ciascuno da 4 bit

A seconda del valore di S ciascuna AND fa passare uno o l'altro valore e poi l'OR porta all'uscita.

Multiplexer minimo




Il generico multiplexer mi permette di implementare una qualunque funzione combinatoria.

Esempio di sintesi

circuito con 4 ingressi a, b, c, d la cui y valga 1 quando $8 < (abcd)_2$

0000	0
0001	0
0010	0
⋮	⋮
1000	0
1001	1
1010	1
1011	1
1100	1
1101	0
1110	0

SINTESI
 ↓
 Tav. della
 verità → MPX



Non è minimo

Prendo un MPX di queste dimensioni, tanti segnali di controllo quanti sono i miei ingressi, poi collego gli ingressi a, b, c, d; a seconda di quale deve essere l'uscita in corrispondenza di una combinazione d'ingresso dei segnali.

Ad ogni ingresso di dato corrisponde un miniterm, dove è espresso in funzione di un segnale di controllo, ognuno dei quali è un letterale.

Un decodificatore è un modulo combinatorio, i valori di uscita dipendono dagli ingressi in quel momento.

● Possiamo utilizzare una TAVOLA DI VERITÀ per spiegare il comportamento.

Esempio

decodificatore 2 → 4


X	2	Z ₃₋₁₀
00	1	0001
01	1	0010
10	1	0010
11	1	1000
-	0	0000

↓
disattivo

→ 01 = 1 → attivo la porta con indice 1

Connessione a cascata

1) decodificatore 3 → 8



X₂ collegato agli enable, decide quale dei 2 decodificatori deve attivarsi.

Quando escluso X₂, che comanda gli ENABLE, le uscite dipendono dai 2 bit meno significativi della tabella a fianco

X₂ = 0 si attiva il dec di sinistra

X₂ = 1 si attiva il dec di destra

X ₂	X ₁	X ₀
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

È un modulo combinatorio, posso utilizzare la TAVOLA DELLA VERITÀ per spiegarne il comportamento.

Esempio

codificatore 4-2

X_1, X_0	Z
0001	00
0010	01
0100	10
1000	11

→ indice 2 → Z = 2

Se più ingressi vengono attivati contemporaneamente bisogna parlare di codificatori prioritari ←

Nel cod. prioritario qualsunque configurazione d'ingresso è lecita, non ci sono limitazioni.

Se vi è una sola linea d'ingresso attiva il codificatore prioritario si comporta come un codificatore normale.

Se vi sono più linee d'ingresso attive ognuno può mandarne solo 1 in uscita, scegliere quale si basa sul concetto di **PRIORITÀ**.

{ All'interno del modulo ogni linea avrà una certa priorità, maggiore per alcune minore per altre, il cod. prioritario manda in uscita l'indice della linea d'ingresso con priorità massima tra quelle attive.

Modulo Aritmetico

SOMMATORE

SOTTRATTORE

ecc,

I Mod. Ar. possono avere complessità variabile a seconda di:

- tipo di dati supportati (interi, interi con segno, decimali)
- tipo di operazioni supportate (somma, sottraz., moltiplicaz., divisione, oper. trigonometriche)
- velocità (soluzioni combinatorie o sequenziali)

- Sommatori


Possono essere realizzati seguendo 3 soluzioni alternative:

- ⊙ sommatore seriali
- ⊙ sommatore combinatori
- ⊙ sommatore combinatori modulari

NB i sommatore qui considerati sommano numeri INTERI e SENZA SEGNO.

⊙ Sommatore Seriale

Il costo in termini di hardware è minimo poiché ha una struttura molto semplice.



Full-Adder (+) è l'elemento base dei sommatore, prende 2 bit in ingresso e produce in uscita i bit d'uscita e il carry!



x	y	z	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Ad ogni colpo di clock viene prodotto un bit in uscita a partire dal meno significativo. All'inizio il carry deve essere nullo.

Il sommatore combinatorio funziona bene con n piccola, la complessità cresce esponenzialmente con n .


Vi sono altre soluzioni caratterizzate dalla MODULARITÀ, soluzione tale per cui il progettista abbia una soluzione con un certo parallelismo e avendo certi componenti possa costruire qualunque sommatore.

Le soluzioni modulari cercano di comporre dei MODULI ELEMENTARI per costruire il generico modulo.

Ripple Carry Adder

Si basa su più full-adder

Se dovessi per esempio sommare 2 numeri ognuno su 4 bit, potrei utilizzare 4 full-adder uno affianco all'altro.



Le c riportano il carry!

Qst metodo è estensibile all'infinito aggiungendo sempre full-adder.

Ogni Full-adder mi riporta in uscita un bit del risultato, fino ad avere il valore totale dato dall'insieme dei full-adder.

Vantaggio del RIPPLE CARRY ADDER: facilità di costruzione.

- ↓
- è un circuito combinatorio
- ↓
- ha un ritardo

Si può costruire un'espressione che ci indica come il carry c_{i-1} può costruire il valore del generico carry da mandare al generico full-adder.

carry
no uscita

$$c_{i-1} = x_i y_i + x_i c_{i-2} + y_i c_{i-2} = y_i + p_i c_{i-2}$$

↑
carry in un'entrata

} dove

Analogamente $c_{i-1} = y_{i-1} + p_{i-1} c_{i-2}$

$$y = x_i y_i$$

$$p = x_i + y_i$$


Sostituendo c_{i-1} in • ottengo

$$c_i = y_i + p_i y_{i-1} + p_i p_{i-1} c_{i-2}$$

Posso poi sostituire c_{i-2} e così via

Il carry lookahead genera qst espressioni.

→ IMPLEMENTAZIONE



Qst sommatore funziona su 2 fasi: 1^a fase → applico x e y ai vari full-adder i quali generano y e p , il ritardo tra l'inserimento dei valori sull'ingresso e la formazione di y e p è pari a Δ ovvero il ritardo del full-adder.

↓
lavorano in parallelo

Il generatore è veloce! Passato Δ vengono introdotti i valori dei carry nei full-adder, ora tutti i f.-ad hanno stabili i valori di x , y e c e producono z .

In cui x e y sono STABILI

Prima di ottenere le uscite partendo da un tempo t_0 , vi sarà il ritardo dei f.-ad per produrre il ritardo del generatore pari a Δ e nuovamente il ritardo dei f.-ad che a qst punto hanno ricevuto i carry e producono le uscite Z .